ID de l'article: 000075504 Type de contenu: Dépannage Dernière révision: 02/09/2014

Existe-t-il des problèmes connus concernant l’inactivité des pipe_pclk si le txclkout n’est pas distribué par un réseau d’horloge mondial lors de l’utilisation de pipe souple Gen3 dans la version 12.1 du logiciel Quartus II sur Stratix péri...

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif Oui, il existe un problème connu avec la pipe souple Gen3 dans la version 12.1 du logiciel Quartus® II sur Stratix® périphériques V GX. Si txclkout n’est pas transmis par un réseau d’horloge mondial, pipe_pclk reste inactif.
    Résolution

    Pour contourner ce problème, vous devez forcer txclkout à utiliser une horloge globale avec la affectation QSF suivante :

    set_instance_assignment nom GLOBAL_SIGNAL « HORLOGE GLOBALE » -à
    « *sv_xcvr_native:inst_sv_xcvr_native|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_tx_pld_pcs_interface_rbc:inst_sv_hssi_tx_pld_pcs_interface|pld8gtxclkout »
     
    Ce problème sera résolu dans une version ultérieure du logiciel Quartus II.

    Produits associés

    Cet article concerne 3 produits

    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.