ID de l'article: 000075446 Type de contenu: Product Information & Documentation Dernière révision: 31/12/2013

Comment contrôler le port rateswitch dans les configurations PCI Express (PIPE) x4 et x8 pour le périphérique Stratix IV GX ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lorsque vous accélérez l’émetteur-récepteur Stratix® IV GX dans des configurations PCI Express (PIPE) x4 et x8 pour le débit de données Gen2, le Gestionnaire de plug-ins ALTGX MegaWizard® fournit rateswitch   le port d’entrée de quatre bits et huit bits de large, respectivement.

 

Altera a identifié que l’affirmation du rateswitch[0] port exécute la fonction de débitwitch lorsque vous simulez les configurations ci-dessus. Les bits restants du port (pour configuration rateswitch rateswitch[7:1] PCI Express (PIPE) x8 et rateswitch[3:1] pour configuration PCI Express (PIPE) x4) ne sont pas fonctionnels.

 

Solution de contournement: Altera recommande de connecter tous les bits, sauf rateswitch[0] à zéro.

Produits associés

Cet article concerne 2 produits

FPGA Stratix® IV
FPGA Stratix® II GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.