ID de l'article: 000075422 Type de contenu: Dépannage Dernière révision: 30/04/2018

Pourquoi le cœur IP logiciel Ethernet 100G Stratix® 100G échoue-t-il à se fermer la synchronisation des périphériques ES ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour faible latence 100G Ethernet pour Arria® 10 et Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Pour les dispositifs hors production (ES) Stratix® 10, par exemple 1SG280HU2F50E2VGS1, la fermeture temporelle peut ne pas être atteinte pour toutes les semences.

    Résolution

    S’il vous plaît balayer les graines pour atteindre la fermeture du timing.

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® Stratix® 10 GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.