En raison d’un problème dans le cœur IP Ethernet faible latence (40 et 100 Gbit/s), le signal rx_pcs_ready du cœur est parfois bloqué au démarrage. Ce problème signifie que le bloc PCS RX ne démarre pas correctement. Le symptôme disparaît parfois si la FPGA est reconfigurée.
Le problème concerne uniquement le matériel et ne s’affiche pas dans la simulation. Il s’agit d’un problème de démarrage uniquement. Une fois que rx_pcs_ready est élevé, le cœur IP Ethernet fonctionne correctement.
Pour contourner ce problème, vous pouvez recompiler le projet Quartus® Prime avec une graine de synchronisation différente. Les possibilités de tomber sur ce problème avec une autre graine sont faibles.
Le problème est résolu à partir du logiciel Quartus Prime version 16.1 mise à jour 2.