ID de l'article: 000075351 Type de contenu: Information et documentation de produit Dernière révision: 01/06/2017

Comment modifier les registres de l’espace de configuration 0x24 à 0x2C de Stratix V, Arria V et Cyclone port racine V PCIe HIP ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP hard IP pour PCI Express* Arria® V GZ
  • FPGA Intel® IP hard IP pour PCI Express* Arria® V
  • FPGA Intel® IP hard IP pour PCI Express* Arria® V GZ Avalon-MM
  • FPGA Intel® IP hard IP pour PCI Express* Stratix® Avalon-MM
  • FPGA Intel® IP hard IP pour PCI Express* Arria® V Avalon-MM
  • FPGA Intel® IP hard IP pour PCI Express* Cyclone® V Avalon-MM
  • FPGA Intel® IP hard IP pour PCI Express* Cyclone® V
  • FPGA Intel® IP hard IP pour PCI Express* Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Quartus® Prime, la configuration enregistre les 0x24, les 0x28 et les 0x2C de l’IP dure PCI Express* (PCIe* HIP) du port racine pour les périphériques Stratix® V, Arria® V et Cyclone® V ne sont pas writables. Les 0 seront renvoyés de ces registres.
    0x24 : Base/limite de mémoire pré-tchable
    0x28 : 32 bits de base de mémoire pré-tchable
    0x2C : limite de mémoire pré-tchable supérieure à 32 bits

    Résolution

    Ouvrez le fichier /synthesis/.v avec un éditeur de texte.
    Passez de « .prefetchable_mem_window_addr_width_hwtcl (0) » à « .prefetchable_mem_window_addr_width_hwtcl (1) ».
    Fermez l’éditeur et compilez le projet Quartus.

    #Note ce problème concerne uniquement les configurations de port racine. Les points finaux utilisent ces emplacements de registre pour l’ID de périphérique BAR5, réservé et sous-système/ID du fournisseur. Ceux-ci sont programmés par l’hôte, l’application utilisateur ne doit pas essayer de programmer ces registres. Dans les configurations de points de fin, il est prévu de lire les 0 à partir de ces registres.

    Ce problème devrait être résolu dans une prochaine version du logiciel Quartus Prime Pro Edition.

    Produits associés

    Cet article concerne 3 produits

    FPGA et FPGA SoC Arria® V
    FPGA Stratix® V
    FPGA et FPGA SoC Cyclone® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.