Cette erreur se produit si plusieurs cœurs d’interface de contrôleur d’interface externe PLL/DLL (maître pour le partage) sont alimentés par une seule broche d’entrée d’horloge dans les périphériques Stratix V. Chaque interface maître doit être pilotée par son propre PLL séparé, car chaque PLL ne peut piloter qu’un seul arbre d’horloge PHY. Si vous essayez de alimenter toutes les LLL de l’interface à l’aide d’une entrée d’horloge, le Fitter essaiera d’utiliser une seule PLL et de donner l’erreur spécifiée ci-dessus.
Pour éviter cette erreur, assurez-vous d’attribuer une horloge d’entrée séparée à chaque interface maître afin que le fitter utilise une PLL séparée pour chaque interface maître et n’essaie pas d’utiliser une seule PLL pour tous les contrôleurs maître.
Erreur de décongestion :
Erreur : Impossible de placer PHY_CLKBUF {instance_name}:{instance_name}_inst| {instance_name}_0002 : {instance_name}_inst| {instance_name}_p0:p0| {instance_name}_p0_controller_phy:controller_phy_inst| {instance_name}_p0_memphy_top:memphy_top_inst|uphy_clkbuf_memphyError : l’emplacement PHY_CLKBUF est 5225m/2222