ID de l'article: 000074947 Type de contenu: Dépannage Dernière révision: 21/02/2014

Est-il possible d’activer ou de désactiver dynamiquement les réseaux d’horloge globale (GCLK) ou d’horloge régionale (RCLK) qui pilotent des fPLL dans Stratix® V, Arria® V ou Cyclone® V ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Non, il n’est pas possible d’activer ou de désactiver dynamiquement les réseaux d’horloge globale (GCLK) ou d’horloge régionale (RCLK) qui pilotent des fPLL dans Stratix® V, Arria® V ou Cyclone® V.

    Cependant, en raison d’un problème dans la version 13.1 du logiciel Quartus® II et les versions précédentes, si vous utilisez le signal d’activation sur un bloc de contrôle d’horloge qui pousse un fPLL, la compilation ne tombera pas en panne.

     

    Résolution

    Les versions futures du logiciel Quartus II doivent générer un message d’erreur/d’avertissement lorsque vous utilisez le signal d’activation sur un bloc de contrôle d’horloge qui pilote un fPLL,

    Produits associés

    Cet article concerne 15 produits

    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE
    FPGA Arria® V GT
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.