ID de l'article: 000074688 Type de contenu: Messages d'erreur Dernière révision: 01/12/2017

Avertissement (332174) : filtre ignoré à outlvds_altera_lvds_core20_161_uedfafy.sdc(120)

Environnement

  • FPGA Intel® IP LVDS SERDES
  • FPGA Intel® IP IOPLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Vous pouvez voir ce message d’avertissement dans le logiciel Quartus® Prime lors de l’implémentation d’une PLL externe avec plusieurs instanciations LVDS SERDES Altera® qui partagent les mêmes lvds_clk et les mêmes loaden, dans Arria® 10 périphériques.

    Résolution

    Pour contourner cet avertissement, dans le Altera IP IOPLL, créez une paire de lvds_clk et loaden pour chaque instanciation.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.