ID de l'article: 000074660 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi obtenir une lecture de données invalide par l’esclave SPI pour Avalon cœur de Master Bridge ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il s’agit d’un problème connu avec l’esclave SPI à Avalon cœur de pont maître dans la version 11.x du logiciel Quartus II. Le problème peut survenir lorsque les lectures de rafale sont exécutées sur un esclave Avalon qui prend de nombreux cycles pour répondre. Dans ce scénario, en fonction de la relation de fréquence entre le SPI et les horloges Avalon, il est possible que l’un des octets de données de lecture soit correctement remplacé par un débit de mot NoOp vers l’interface SPI. Le problème n’a été constaté qu’avec des lectures en rafale depuis le bus Avalon. Pour contourner le problème, ne réalisez qu’une seule lecture via le pont jusqu’au bus Avalon. Les transactions en écriture ne sont pas affectées.

Ce problème sera résolu dans une prochaine version du logiciel Quartus II.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.