Vous pouvez déterminer le changement de phase et le cycle d’utilisation des horloges requises lors de l’utilisation de ALTLVDS_RX et de ALTLVDS_TX en mode PLL externe en compilant tout d’abord un exemple de conception avec ALTLVDS_RX ou ALTLVDS_TX à l’aide d’une PLL interne. Utilisez les paramètres que le logiciel Quartus® II utilise pour configurer la PLL interne dans la conception de l’exemple comme les paramètres que vous entrez dans la PLL externe.
Pour vérifier les paramètres PLL dans le rapport Fitter, développez la section Ressources, puis développez PLL Usage. Le rapport présente le cycle d’utilisation, le changement de phase et la fréquence d’horloge de chacune des horloges requises pour les interfaces ALTLVDS_RX et ALTLVDS_TX. Vous pouvez ensuite utiliser ces paramètres pour les paramètres PLL externes de votre conception.