La ALTLVDS_RX megafunction offre une sélection de liste déroulante limitée permettant de définir la relation d’horloge et de données en mode non DPA. Le paramètre est qu’est-ce que l’alignement de phase du « rx_in » en ce qui concerne le « rx_inclock ». En paramétrant ce paramètre, le ALTLVDS_RX mégafunction calcule la phase de capture appropriée pour les données série.
Les valeurs de changement de phase sont basées sur la période de rx_inclock, qui peut varier en fonction de votre interface. Voici les scénarios d’utilisation courants rx_inclock :
- Une rx_inclock période pour tous les bits série par mot (horloge à débit unique des données)
- Deux rx_inclock périodes pour l’ensemble des bits série par mot (horloge à deux vitesses de données)
- Nombre égal de périodes de rx_inclock pour tous les bits série par mot (horloge de débit des données complète)
Les sélections de changement de phase disponibles dans la mégafunction fixent l’horloge de capture à différentes positions dans les données série. Ceci est basé sur le nombre de périodes de rx_inclock pour le nombre de bits série par mot (facteur de déserialisation). La capacité de spécifier le changement de phase au sein d’une même période de bits de données dépend du nombre de périodes de rx_inclock se produisent pour chaque mot de série reçu.
Par exemple, considérez une interface possédant les paramètres suivants :
- Débit de données = 800 Mbit/s
- Facteur de desserialisation = 8
- rx_inclock = 100 MHz
Dans ce cas, il y a une période rx_inclock pour les 8 bits série reçus. Ainsi, chaque paramètre que vous choisissez qui est incréments de 45 degrés dans le ALTLVDS_RX mégafunction (0, 45, 90 degrés, etc.) définit la phase de capture à une position différente dans le mot série. Ce paramètre ne modifiera pas la position de capture de phase dans un bit. Chacune de ces sélections entraîne un alignement de mot différent sur le côté parallèle de l’interface.
Considérez un deuxième exemple avec les paramètres suivants :
- Débit de données = 800 Mbit/s
- Facteur de desserialisation = 8
- rx_inclock = 800 MHz
Dans ce cas, il y a une période rx_inclock pour chaque période de bits série. Chaque paramètre que vous choisissez va modifier la phase de capture dans un seul bit.
Il est possible que vous souhaitiez définir la phase de capture à une position impossible à l’aide de la sélection de liste déroulante mégafunction ALTLVDS_RX pour déterminer quelle est l’alignement de phase du « rx_in » en ce qui concerne le paramètre « rx_inclock ».
Le nombre total possible de positions de phase de capture dépend du facteur de desserialisation de l’interface. Pour chaque période du bit série, il existe 8 phases disponibles à partir de l’horloge rapide. L’horloge rapide fonctionne au taux de bits série.
Le nombre total de phases de capture possibles est égal à 8 * facteur de déserialisation.
Dans les exemples ci-dessus, le facteur de desserialisation est de 8, il existe donc un total de 64 positions de phase disponibles pour définir l’horloge de capture sur les 8 bits du mot série. Vous pouvez choisir de définir la phase de capture en une seule position bit, à différentes positions du bit, ou une combinaison des deux en modifiant le fichier de variation ALTLVDS_RX.
Les valeurs de phase juridique doivent être incréments égales à la période d’horloge rapide divisée par 8. Chaque incrément de changement de phase 8 est égal à une période bit. À l’aide des paramètres de l’exemple 1 ci-dessus, si vous souhaitez spécifier la périphérie montante de rx_inclock être alignée au centre sur le troisième bit de série du mot 8 bits, vous aurez besoin d’un total de 20 incréments de changement de phase (incréments de 8 phases pour chacune des deux premières périodes bits, plus 4 incréments de phase pour le centre aligné en périphérie montante dans la troisième période).
Dans cet exemple, l’horloge rapide fonctionne à 800 MHz, le même débit que le débit des données. La période d’horloge rapide est de 1,25 ns, ce qui entraîne un accroissement de 156,25 ps par changement de phase. Dans cet exemple, le changement de phase total nécessaire pour décrire la relation entre l’horloge d’entrée et les données est de 20 * 156,25 ps = 3,125 ns.
Une fois que vous calculez la valeur de changement de phase souhaitée, saisissez-la dans le fichier de variation ALTLVDS_RX. Ouvrez le fichier et localisez le paramètre suivant :
Pour Verilog : ALTLVDS_RX_component.inclock_phase_shift
Pour VHDL : inclock_phase_shift
Entrez la valeur que vous avez calculée, les unités sont des picoseconds.
Remarque : le bit le plus important (MSB) des données série peut ne pas être le MSB des données parallèles desserialisées sur le port rx_out de la ALTLVDS_RX mégafunction. Vous êtes tenu d’utiliser le circuit bitslip pour définir la limite du mot sur le côté parallèle.
Pour plus d’informations, reportez-vous à la section Aligner les limites du mot dans le Guide de l’utilisateur des megafunctions megafunctions (PDF) de l’émetteur/récepteur SERDES LVDS (ALTLVDS_TX et ALTLVDS_RX).