ID de l'article: 000074617 Type de contenu: Information et documentation de produit Dernière révision: 30/08/2019

Comment examiner Intel® MAX® 10 FPGA sur un kit de développement Intel® Stratix®10 MX ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque Intel® Stratix® FPGA 10 MX est configuré, il est possible que l’examen de Intel® MAX® 10 FPGA ne fonctionne pas.

    Résolution

    Définissez SW2 du kit de développement sur les paramètres suivants avant d’analyser le JTAG avec le programmeur Intel® Quartus® Prime.

    Cela permettra à l’utilisateur d’accéder à Intel® MAX® 10 FPGA de manière fiable pour examiner les données programmées.

    Bit1 : Ouvert (DÉSACTIVÉ - Sur la carte Intel® FPGA câble de téléchargement)

    Bit2 : Ouvert (DÉSACTIVÉ - Intel® MAX®10 JTAG IN)

    Bit3 : fermé (activé - PORT RACINE PCIe* JTAG DÉSACTIVÉ)

    Bit4 : fermé (activé - Intel® Stratix® 10 MX JTAG DÉSACTIVÉ)

     

    Ce paramètre supprimera Intel® Stratix®10 du JTAG, et l’examen réussira.

     

     

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Stratix® 10
    FPGA Intel® MAX® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.