ID de l'article: 000074548 Type de contenu: Dépannage Dernière révision: 12/04/2016

Pourquoi la simulation échoue-t-elle pour l’IP dure pour PCI Express lorsque CVP est activé ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le modèle de simulation de l’IP dure pour PCI Express ne fonctionne pas correctement lorsque CvP est activé dans le logiciel Quartus® II. Si vous essayez d’exécuter le testbench de simulation avec CvP activé, le testbench tombera en panne.

    Résolution

    Il n’est pas prévu de résoudre ce problème.

    Produits associés

    Cet article concerne 15 produits

    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA Cyclone® V GX
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Intel® Arria® 10 GT
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Arria® V GT
    FPGA Intel® Arria® 10 GX
    FPGA SoC Intel® Arria® 10 GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.