ID de l'article: 000074528 Type de contenu: Dépannage Dernière révision: 07/04/2017

Existe-t-il des problèmes connus concernant l’IP PLL Reconfig Altera pour les périphériques Arria 10, Stratix V, Arria V ou Cyclone V qui peuvent entraîner une panne occasionnelle de la reconfiguration ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour reconfig PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Oui, il y a un problème avec l’IP PLL Reconfig Altera® pour les périphériques Arria® 10, Stratix® V, Arria V et Cyclone® V dans les versions logicielles de Quartus® Prime avant la version 16.1,

    Dans cette IP, il y a un manque de synchronisation du signal bloqué, un signal asynchrone provenant de la PLL qui est en cours de reconfiguration. Cela présente le petit risque de provoquer une déformation de la machine d’état du contrôle de reconfiguration que le signal bloqué alimente, qui fonctionne dans le domaine mgmt_clk. Cela peut entraîner un échec de la demande de reconfiguration.

    Résolution

    Ce problème est résolu dans la version 16.1 du logiciel Quartus Prime.

    Produits associés

    Cet article concerne 4 produits

    FPGA et FPGA SoC Intel® Arria® 10
    FPGA Stratix® V
    FPGA et FPGA SoC Arria® V
    FPGA et FPGA SoC Cyclone® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.