ID de l'article: 000074483 Type de contenu: Dépannage Dernière révision: 11/09/2012

Existe-t-il des problèmes connus concernant la variante DIMM enregistrée (RDIMM) de l’IP du contrôleur hautes performances DDR3 dans les versions 9.1SP1 et SP2 du logiciel Quartus II ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Oui, Dans Quartus® Les versions 9.1SP1 et 9.1SP2 du logiciel ii et IP le flux bit de configuration DDR3 RDIMM est programmé dans le module RDIMM dans l’ordre inverse. Pour contourner ce problème, veuillez annuler le flux binaire dans le paramètre RDIMM_CONFIG_BITS des fichiers HDL générés en modifiant les sections suivantes :

nFichier < >_phy_alt_mem_phy_seq_wrapper.v
-Ligne : « localparam RDIMM_CONFIG_BITS = ... »
¡n
 
Et
 
Dans le fichier < >_phy.v
-Ligne : phy_alt_mem_phy_inst. RDIMM_CONFIG_BITS = ...
 
par exemple si RDIMM_CONFIG_BITS = « 0000000010101101000000000000000000000000000000000000000000000000 »
 
il devra être chnaged pour RDIMM_CONFIG_BITS =
"0000000000000000000000000000000000000000000000001011010100000000"
 
Cela sera corrigé dans la prochaine version du logiciel Quartus II.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.