ID de l'article: 000074402 Type de contenu: Dépannage Dernière révision: 11/02/2013

Transactions de mémoire rédente pour les modèles de trimestre

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Ce problème affecte les produits DDR3.

    Il est possible que le contrôleur mémoire HPC II ne puisse pas fonctionner de manière transparente Transactions de lecture ou d’écriture séquentielles successives en taux trimestriel Conceptions.

    Résolution

    La solution à ce problème est de modifier le fichier alt_mem_ddrx_controller.v comme décrit ci-dessous.

    Ouvrez le fichier alt_mem_ddrx_controller.v dans un éditeur et localisez les lignes suivantes :

    localparam CFG_MAX_PENDING_RD_CMD = 16 ; localparam CFG_MAX_PENDING_WR_CMD = 8 ;

    Dans les lignes ci-dessus, changez de 16 à 32 et de 8 à 16.

    Ce problème sera résolu dans une version ultérieure.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.