Non, vous ne pouvez pas placer de canaux d’émetteur-récepteur collés non contigus dans Stratix® périphériques d’émetteur-récepteur V et Arria® V GZ.
Pour que le fonctionnement soit correct, le placement du canal collé doit être contigu au sein d’une banque d’émetteurs-récepteurs.
Les exemples suivants montrent les configurations de canaux collés illégaux.
Exemple 1 : Interface de liaison cadencée ATX à cinq canaux illégales entrelacée avec un canal non bondifié.
-
GXB_[Tx,Rx]_[L,R][5,11,17,23] = Canal d’interface bonded 1
-
GXB_[Tx,Rx]_[L,R][4,10,16,22] = Canal d’interface bonded 0
-
GXB_[Tx,Rx]_[L,R][3,9,15,21] = Canal d’interface bonded 2
-
GXB_[Tx,Rx]_[L,R][2,8,14,20] = Canal non bondifié
-
GXB_[Tx,Rx]_[L,R][1,7,13,19] = Canal d’interface bonded 3
-
GXB_[Tx,Rx]_[L,R][0,6,12,18] = Interface connectée Channel 4
Exemple 2 : Interface CMU PLL à cinq canaux illégales, entrelacée avec sa propre interface CMU PLL.
- GXB_[Tx,Rx]_[L,R][5,11,17,23] = Channel 4
- GXB_[Tx,Rx]_[L,R][4,10,16,22] = Utilisé comme CMU
- GXB_[Tx,Rx]_[L,R][3,9,15,21] = Canal 3
- GXB_[Tx,Rx]_[L,R][2,8,14,20] = Canal 2
- GXB_[Tx,Rx]_[L,R][1,7,13,19] = Canal 0
- GXB_[Tx,Rx]_[L,R][0,6,12,18] = Canal 1
Vous devez utiliser un PLL ATX pour mettre en œuvre une interface de liaison de canal 5 ou 6.