ID de l'article: 000074207 Type de contenu: Information et documentation de produit Dernière révision: 19/11/2013

Comment désactiver le boucage série inverse pré-CDR ou post-CDR sur les périphériques émetteurs-récepteurs Stratix V, Arria V et Cyclone V ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pré-CDR ou Post-CDR Reverse Serial Loopback peut être désactivé sur Stratix® V, Arria® V et Cyclone® les périphériques d’émetteur-récepteur V en écrivant un 0 aux registres de décalage PMA Pre-CDR ou Post-CDR Reverse Serial Loopback.

Produits associés

Cet article concerne 12 produits

FPGA Stratix® V GX
FPGA SoC Cyclone® V SX
FPGA Stratix® V
FPGA Cyclone® V GT
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
FPGA SoC Cyclone® V ST
FPGA Arria® V GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.