ID de l'article: 000074131 Type de contenu: Dépannage Dernière révision: 10/06/2019

Pourquoi l’IP de vérification des tendances des données Avalon-ST ne réinitialise-t-elle pas tous les compteurs et statistiques internes lorsque le bit de contrôle RST du registre des compteurs est défini sur 1 ?

Environnement

    Intel® Quartus® Prime Standard Edition
    Intel® Quartus® Prime Pro Edition
    Vérification
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans le Guide de l’utilisateur de l’IP pour les périphériques embarqués (UG-01085 | 2019.04.01), il a mal défini le registre de contrôle du compteur bits RST comme bit[8] dans le Tableau 398. Descriptions du champ de contrôle des compteurs.
En fait, le bit de la Technologie de stockage Intel® Rapid devrait être bit[1].
Vous pouvez réinitialiser tous les compteurs et toutes les statistiques en écrivant bit[1] du registre de contrôle des compteurs à 1.

Résolution

Ce problème est actuellement prévu pour être résolu dans une prochaine version du Guide de l’utilisateur de l’IP pour périphériques embarqués.

Produits associés

Cet article concerne 6 produits

FPGA Intel® Cyclone® 10 GX
FPGA Cyclone® IV E
FPGA Intel® Stratix® 10 GX
FPGA Intel® Cyclone® 10 LP
FPGA Intel® Arria® 10 GX
FPGA Intel® Stratix® 10 TX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.