ID de l'article: 000074098 Type de contenu: Messages d'erreur Dernière révision: 08/04/2015

Erreur (178018) : les canaux des groupes de canaux collés contenant les éléments suivants doivent être placés dans des emplacements contigus. Si des PLL CMU sont utilisés, les lacunes doivent rester pour le canal PLL de transmission.

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 13.0 du logiciel Quartus® II, il est possible que vous voyiez cette erreur avec des canaux collés non contigus cadengés à partir d’un canal PLL CMU dans Arria® périphériques V GX/GT ou Cyclone® V.

Résolution

Pour contourner ce problème, vous pouvez rendre votre PHY suffisamment large pour remplir les canaux inutilisés pour rendre l’interface contiguë.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Arria® V
FPGA et FPGA SoC Cyclone® V

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.