ID de l'article: 000074084 Type de contenu: Messages d'erreur Dernière révision: 07/10/2020

Erreur (20834) Lorsque vous activez le paramètre CvP, vous devez vous assurer que la conception est compatible CvP.

Environnement

    Intel® Quartus® Prime Pro Edition
    Composant générique
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lors de la compilation d’une conception ciblant un appareil FPGA Stratix® 10 dans le logiciel Quartus® Prime Pro Edition à partir de la version 19.3 et supérieure, vous pouvez obtenir le message d’erreur indiqué ci-dessus.

Résolution

Si vous n’avez pas l’intention d’effectuer CvP dans votre conception, supprimez les éléments suivants dans le paramètre QSF :

set_global_assignment -name CVP_MODE « INITIALISATION ET MISE À JOUR DU CŒUR »

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.