ID de l'article: 000074074 Type de contenu: Dépannage Dernière révision: 03/11/2020

Pourquoi les canaux de la mémoire eSRAM Intel® Stratix® 10 FPGA IP ne retournent-ils pas les données correctes ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour mémoire sur puce (RAM ou ROM)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque l’IP eSRAM Intel® Stratix® 10 FPGA est incluse dans votre conception, il est possible que vous voyiez des données incorrectes ou toutes les données « zéro » dans certains canaux.

    Résolution

    Pour contourner ce problème, incluez la version de réinitialisation Intel® FPGA IP et connectez le signal de sortie nINIT_DONE du Intel FPGA IP de réinitialisation au signal d’entrée c_sd_n_0 de l’IP Intel Stratix® eSRAM 10 FPGA.

     

    Ces informations sont incluses dans le Guide de l’utilisateur de la mémoire embarquée Intel Stratix 10.

    Produits associés

    Cet article concerne 2 produits

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.