ID de l'article: 000073959 Type de contenu: Messages d'erreur Dernière révision: 06/12/2018

Erreur(175022) : Le HSSI_RSFEC_PLD_ADAPT n’a pu être placé à aucun endroit pour répondre à ses exigences en matière de connectivité

Environnement

    Intel® Quartus® Prime Pro Edition
    Émetteur-récepteur natif PHY E-Tile Stratix® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 18.1.1 et les versions antérieures du logiciel Quartus® Prime Pro Edition, il y a 6 blocs RS-FEC dans la famille de périphériques Stratix®10 FPGA E-Tile, et chaque bloc RS-FEC partage 4 canaux. Il y a 6 canaux au total (1 canal par bloc RS-FEC) dans l’E-Tile qui sont utilisés pour gérer les données AVMM2 RS-FEC. Ces canaux sont 3, 7, 11, 15, 19 et 23. Si l’un de ces canaux est instancié en mode non-FEC dans une IP, et que les autres canaux du même bloc RS-FEC sont instanciés avec RS-FEC dans une IP séparée, cela provoquera une erreur d’ajustement.

Résolution

Il n’existe actuellement aucune solution de contournement pour ce problème.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.