Le logiciel Quartus® II signale la plage de verrous de tout PLL utilisé dans la conception dans le rapport de compilation - Fitter - Utilisation des ressources - Résumé PLL. La plage entre le verrou Freq min et le verrou Freq max est appelée la plage de verrouillage de la PLL. Le logiciel Quartus II ne sélectionne pas les valeurs des paramètres PLL pour maximiser la plage de verrouillage.
Par exemple, si vous avez utilisé 75 MHz comme horloge d’entrée dans le gestionnaire de plug-in PLL MegaWizard®, la plage de verrouillage peut être de 70 MHz à 90 MHz. Vous aurez peut-être besoin d’une plage de verrous comprise entre 50 MHz et 100 MHz dans votre application. Ainsi, la plage de verrouillage de cette PLL ne serait pas satisfaisante pour votre application.
Vous pouvez utiliser le gestionnaire de plug-in PLL MegaWizard dans le logiciel Quartus II pour aider à maximiser votre plage de verrouillage pour les périphériques qui prennent en charge la fonction de commutation de l’horloge d’entrée. L’intention de cette solution n’est pas d’utiliser la commutation de l’horloge dans la conception finale, mais d’utiliser la fonctionnalité pour extraire les valeurs de paramètre valides pour la PLL afin de maximiser la plage de verrous en suivant ces étapes :
1) Ouvrez le gestionnaire de plug-in PLL MegaWizard.
2) Saisissez la fréquence que vous désirez pour la faible extrémité de votre plage de verrous dans la rubrique « Quelle est la fréquence de votre entrée d’inclock0 ? ». Par exemple, donné ci-dessus, cette valeur serait de 50 MHz.
3) Activez l’option de création de fichiers de sortie à l’aide de l’option « Avancé » des paramètres PLL.
4) Activez l’option « Create an 'inclk1 » (Créer un « inclk1 » pour une seconde inclk) et saisissez l’extrémité élevée de votre plage de verrous comme fréquence pour l’inlk1. Par exemple, donné ci-dessus, cette valeur serait de 100 MHz.
5) Remplissez l’assistant PLL comme vous le feriez normalement avec le reste de vos options sélectionnées et les ratios d’horloge de sortie définis.
6) Compilez votre projet et notez la plage de verrous, comme indiqué dans le résumé PLL. S’il est satisfaisant, notez toutes les valeurs pour la PLL de ce rapport, telles que la valeur M, la valeur N, le courant de la pompe de charge, la résistance des filtres loop et la capacitance des filtres Loop du rapport sommaire PLL. Notez également les valeurs élevées,faibles et même ou impaires pour chaque horloge de sortie, comme indiqué dans le rapport d’utilisation PLL.
7) Ouvrez l’assistant PLL et éteignez l’option « Créer un « inclk1 » pour un deuxièmelk. Cliquez sur « Terminer » pour mettre à jour le fichier du dossier de la PLL.
8) Ouvrez le fichier de l’emballage PLL. Lorsque vous utilisez des paramètres avancés, vous pouvez entrer directement les paramètres PLL dans le code. Si le fichier du dossier du dossier est Verilog, accédez à la section defparam. Si le fichier d’emballage est VHDL, accédez à la section carte générique. Modifiez toutes les valeurs des paramètres répertoriés à l’étape 6. Enregistrez les modifications.
9) Compilez votre projet. Le résultat final doit être un PLL avec la plage de verrous que vous souhaitez.
10) Si la plage de verrous est trop proche de votre fréquence d’entrée, par exemple, la basse extrémité est de 50 MHz et que vous prévoyez d’utiliser une horloge d’entrée de 50 MHz, vous pouvez avoir des difficultés avec le verrou de maintien de la PLL si l’horloge d’entrée est jitter ou si la fréquence de la fréquence est inférieure à 50 MHz. Vous pouvez décider de donner un peu de bande de protection à vos fréquences d’inclock0 et d’inclock1 dans l’assistant. Dans cet exemple, vous pourriez entrer dans 45 MHz et 105 MHz afin que votre plage de verrouillage cible de 50 MHz à 100 MHz se trouve bien dans la plage de verrouillage PLL.
Si le logiciel Quartus II ne peut pas implémenter la plage de verrous souhaitée en utilisant cette procédure, vous recevrez une erreur dans le Gestionnaire de plug-in PLL MegaWizard. Dans ce cas, vous devrez examiner d’autres options telles que la reconfiguration PLL afin de prendre en charge la plage de fréquence d’horloge d’entrée requise.