ID de l'article: 000073656 Type de contenu: Dépannage Dernière révision: 01/07/2014

Pourquoi les descriptions des signaux rx_latency_adj_10g et tx_latency_adj_10g font-ils référence à la 1g des périphériques Arria V et Stratix V dans le Guide de l’utilisateur IP de l’émetteur-récepteur Altera PHY ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’une erreur dans le tableau 3-13 : état 10GBASE-R, 1588 et sorties d’horloge de référence PLL » du Guide de l’utilisateur du cœur IP de l’émetteur-récepteur Altera® (PDF), les signaux rx_latency_adj_10g et tx_latency_adj_10g font référence à la 1g pour les périphériques Arria® V et Stratix® V.

    Les signaux de signal rx_latency_adj_10g et tx_latency_adj_10g ne doivent se référer qu’à 10g.

    Résolution Ce problème sera résolu dans une version ultérieure du Guide de l’utilisateur PHY de l’émetteur-récepteur (PDF).

     

     

    Produits associés

    Cet article concerne 6 produits

    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA Arria® V GT
    FPGA Arria® V GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.