état
Launched
Date de lancement
Q4'21
Lithographie
10 nm

Ressources

Éléments logiques (EL)
3540000
Modules logiques adaptatifs (ALM)
1200000
Registres du module logique adaptatif (ALM)
4800000
Boucles de structure et d'E/S à phase asservie (PLL)
18
Mémoire embarquée maximale
383 Mb
Blocs DSP (Digital Signal Processing)
9594
Format DSP (Digital Signal Processing)
Fixed Point (hard IP), Floating Point (hard IP), Multiply, Multiply and Accumulate, Variable Precision
Blocs cryptographiques durs
4
Contrôleurs de mémoire matériels
Oui
Interfaces de mémoire externes (EMIF)
DDR4, QDR IV

Configuration E/S

Nombre maximal d'E/S utilisateur
576
Prise en charge des normes d'E/S
1.2 V LVCMOS, 1.8 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, True Differential Signaling
Nbre maximal de paires LVDS
288
Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)
120
Débit de données maximal sans retour à zéro (NRZ)
58 Gbps
Nombre maximal d'émetteurs-récepteurs à modulation d'impulsions en amplitude (PAM4, Pulse-Amplitude Modulation)
72
Débit de données maximal à modulation d'impulsions en amplitude (PAM4)
116 Gbps
IP matérielle de protocole d'émetteur-récepteur
PCIe Gen4, 10/25/50/100/200/400G Ethernet

Technologies avancées

Hyper-registres
Oui
Sécurité du flux binaire des FPGA
Oui

Spécifications du package

Options de packages
R3948A

Infos supplémentaires