Infos essentielles

Collection de produits
état
Launched
Date de lancement
2013
Lithographie
14 nm

Ressources

éléments logiques (EL)
378000
Modules logiques adaptatifs (ALM)
128160
Registres du module logique adaptatif (ALM)
512640
Boucles de structure et d'E/S à phase asservie (PLL)
8
Mémoire embarquée maximale
32 Mb
Blocs DSP (Digital Signal Processing)
648
Format DSP (Digital Signal Processing)
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
Contrôleurs de mémoire matériels
Oui
Support mémoire externe (EMIF)
DDR, DDR2, DDR3, DDR4, HMC, MoSys, QDR II, QDR II+, RLDRAM II, RLDRAM 3

Configuration E/S

Nombre maximal d'utilisateurs des E/S
392
Prise en charge des normes d'E/S
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
Nbre maximal de paires LVDS
120
Nbre maximum d'émetteurs-récepteurs NRZ
24
Débit de données NRZ maximal
28.3 Gbps
IP matérielle de protocole d'émetteur-récepteur
PCIe Gen3, 100G Ethernet

Technologies avancées

Hyper-registres
Oui
Sécurité du flux binaire des FPGA
Oui

Spécifications du package

Options de packages
F1152

Infos supplémentaires

URL d'infos complémentaires