Le didacticiel de conception de système Platform Designer (anciennement Qsys) (PDF) vous guide dans la procédure de construction d’un système de testeur de mémoire dans une approche descendante. Il introduit de nouveaux concepts d’isolation hiérarchique et de composants génériques. Il présente de nouvelles fonctionnalités, comme l’activation instantanée d’un composant générique sous forme de blackbox, la vérification de l’intégrité du système et des exigences d’interface, et la synchronisation des paramètres de périphérique et des références de propriété intellectuelle (IP) des logiciels Intel® Quartus® Prime Pro Edition et Platform Designer.
La conception est évolutive pour tester n’importe quelle interface esclave Avalon® memory mapped (Avalon®-MM) capable d’accéder à la lecture et à l’écriture afin que vous puissiez utiliser cet exemple de conception comme point de départ pour tester de nombreux autres types de mémoire et interfaces.
Le didacticiel de conception de système Qsys - Édition standard (PDF) fournit des instructions étape par étape pour créer et vérifier une conception avec l’outil d’intégration du système dans le logiciel Intel® Quartus® Prime. Cet exemple de conception comprend les composants pour concevoir un système de testeur de mémoire. Dans le didacticiel, vous effectuez les étapes suivantes :
- Créez un testeur de mémoire à l’aide des composants de l’outil d’intégration système
- Créez la conception avec des niveaux hiérarchiques de sous-systèmes
- Programmez le FPGA et calculez l’efficacité de la mémoire signalée par le testeur
- Utilisez des modèles fonctionnels de bus (BFM) pour valider un des composants de conception dans la simulation
- Utilisez la console système pour contrôler le système à l’aide d’un JTAG vers le pont Avalon®-MM
Exigences logicielles
Cette conception nécessite le logiciel Intel® Quartus® Prime, qui comprend :
- Nios® II Embedded Design Suite
- ModelSim*-Intel® FPGA ou logiciel Starter Edition
Télécharger le logiciel Intel® Quartus® Prime Standard Edition
Utiliser des exemples de conception
- Exemple de conception de tutoriel de Platform Designer pour Intel® Arria® 10 FPGA (.zip)
- Le fichier ZIP contient tous les fichiers matériels et logiciels nécessaires pour suivre les procédures dans le tutoriel de conception de système Platform Designer, ainsi qu’une conception terminée. Cible de conception Intel® Arria® kit de développement FPGA 10 GX, avec carte fille DDR4 SDRAM installée. La conception a été testée dans le logiciel Intel® Quartus® Prime Pro Edition v17.0.
- Exemple de conception du tutoriel Qsys pour Intel® Arria® 10 FPGA (.zip)
- Le fichier ZIP contient la conception terminée Intel® Arria® kit de développement FPGA 10 GX, avec carte fille DDR4 SDRAM installée. La conception a été testée dans le logiciel Intel® Quartus® Prime Standard Edition v16.1.
- Exemple de conception du tutoriel Qsys (.zip)
- Le fichier ZIP contient tous les fichiers matériels et logiciels nécessaires pour suivre les procédures du tutoriel de conception du système Qsys et utiliser l’exemple de conception. La conception cible les kits de développement suivants :
- Le fichier README inclus dans cette conception fournit des instructions sur la façon de porter cette conception sur votre propre carte personnalisée qui répond aux exigences de la carte suivante :
- séries Stratix, Cyclone ou Arria® FPGA
- Éléments logiques 12K (EL) ou tableaux de consultation adaptatifs (ALUT) disponibles
- 128K bits de mémoire disponibles
- Connexion câble de programmation JTAG
- Mémoire externe à tester et contrôleur de mémoire avec l’interface esclave Avalon®-MM
- séries Stratix, Cyclone ou Arria® FPGA
L’utilisation de cette conception est régie par les conditions générales du contrat de licence de conception de référence du matériel Intelet est soumise .
Schéma
Reportez-vous au diagramme de blocs ci-dessous pour obtenir une vue d’ensemble de la structure de conception et des composants ou cœurs du système inclus avec l’exemple.