Les modèles fournis contiennent Avalon modules Verilog à mappe de mémoire (MM) groupés en tant que composant prêt pour le constructeur SOPC. Le composant est capable d’accéder à la mémoire et expose une interface simple à laquelle vous pouvez accéder avec votre propre logique personnalisée. Le composant est paramétrable, ce qui vous permet d’échanger vos fonctionnalités avec les optimisations de zone et de performances. Vous pouvez utiliser les composants de toute famille d’appareils Intel® pris en charge par SOPC Builder. Le composant est basé sur Verilog, de sorte que vous pouvez ajouter votre propre logique personnalisée pour créer un composant autonome. Il vous suffit d’utiliser l’éditeur de composants disponible dans SOPC Builder pour créer un nouveau composant basé sur le fichier Verilog du modèle principal et sur votre propre fichier source. Pour faciliter l’utilisation, le composant utilise les rappels Tcl pour vous permettre d’apporter des modifications de paramètres automatiquement dans un environnement gui.
La structure d’interconnexion du système prend en charge les transferts d’éclat et de non-sur-burst, de sorte que divers composants spécialisés sont fournis. Sélectionnez les paramètres des composants les plus appropriés pour les types de mémoire de votre système afin d’éviter de générer une logique excessive. Le Tableau 1 indique quel composant utiliser, en fonction des exigences de votre système.
Tableau 1. Types de composants
| Type de composant | Utilisation typique |
|---|---|
| Lecture en rafale | Éclat de SDR/DDR SDRAM, QDR SRAM, RLDRAM, PCIe*, PCI*, SRIO |
| Lecture pipeline | SDR/DDR SDRAM sans éclat, SSRAM, SRAM, mémoire on-chip |
| Écriture de rafale | Éclat de SDR/DDR SDRAM, QDR SRAM, RLDRAM, PCIe, PCI, SRIO |
| Écriture simple | SDR/DDR SDRAM sans éclat, SSRAM, SRAM, mémoire on-chip |
Le composant expose les interfaces de contrôle et de données pour vous permettre de vous connecter à votre logique personnalisée (voir figure 1). Utilisez l’interface de contrôle pour spécifier des informations telles que les adresses mémoire, la durée de transfert et les signaux de poignée de main. L’interface de données fournit des données depuis ou vers la mémoire tampon interne principale à l’aide d’un simple protocole d’envoi et de reconnaissance.
Les primaires de lecture et d’écriture partagent les mêmes types d’interface et les mêmes signaux. La seule exception est que les primaires de rafale nécessitent un signal de nombre de rafales supplémentaire. Ce signal de nombre de rafales notifie la structure d’interconnexion du système et la mémoire combien d’accès séquentiels seront effectués. Intel recommande de configurer les composants principaux de rafale pour utiliser une longueur maximale de rafale égale à la longueur maximale de rafale de la mémoire de votre système. Pour en savoir plus sur les pratiques de conception recommandées, reportez-vous au Manuel de conception embarquée (PDF).
Utiliser cet exemple de conception
Téléchargez le fichier Avalon-MM Primary Templates (.zip).
Téléchargez le fichier README (.txt) des modèles principaux Avalon-MM.
L’utilisation de cette conception est régie par les conditions générales du contrat de licence d’Intel® Design Example et est soumise.
Le fichier .zip contient tous les fichiers matériels nécessaires pour reproduire l’exemple, ainsi qu’un fichier Avalon_MM_Primaries_Readme.pdf. Le fichier Avalon_MM_Primaries_Readme.pdf contient des informations détaillées sur l’utilisation des modèles dans votre propre conception.