10 Intel® MAX® FPGA - 10 Intel MAX FPGA 10 Exemple de conception de DDR3 avec débogage

10 Intel® MAX® FPGA - 10 Intel MAX FPGA 10 Exemple de conception de DDR3 avec débogage

714825
5/18/2016

Présentation

Intel® MAX® 10 FPGA de conception DDR3 avec fonction de débogage. Notez que cette conception utilise la mémoire DDR3 et le brochage sur les modifications du kit de développement en fonction de la révision de votre kit. Consultez la conception du brochage de base du kit de développement FPGA Intel MAX 10 pour obtenir un script TCL avec les modifications apportées au brochage entre les différentes révisions des kits de développement.

Détails du design

Famille d'appareils

FPGA Intel® MAX® 10

Édition Quartus

Intel® Quartus® Prime Standard Edition

Version Quartus

16.0

Cœurs IP (14)
Noyau IP Catégorie des noyaux IP
DDR3 SDRAM Controller with UniPHY ExternalMemoryInterfaces
Altera DDR3 Nextgen Memory Controller ExternalMemoryInterfaces
Altera Nextgen Memory Controller MM-ST Adapter ExternalMemoryInterfaces
Altera DDR3 Nextgen Memory Controller Core ExternalMemoryInterfaces
Altera DDR3 AFI Multiplexer ExternalMemoryInterfaces
DDR3 SDRAM External Memory PHY ExternalMemoryInterfaces
DDR3 SDRAM External Memory PLL/DLL/OCT block ExternalMemoryInterfaces
DDR3 SDRAM Qsys Sequencer ExternalMemoryInterfaces
Avalon-MM Master Translator QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
MM Interconnect QsysInterconnect
Avalon-MM Traffic Generator and BIST Engine QsysInterconnect
Traffic Generator and BIST Engine Core SimulationDebugVerification
Reset Controller QsysInterconnect

Description détaillée

Préparer le modèle de conception dans l’interface graphique du logiciel Quartus Prime (version 14.1 et ultérieure)


Remarque : Après avoir téléchargé l’exemple de conception, vous devez préparer le modèle de conception. Le fichier que vous avez téléchargé se présente sous la forme d’un fichier <project>.par qui contient une version compressée de vos fichiers de conception (similaire à un fichier .qar) et des métadonnées décrivant le projet. La combinaison de ces informations est ce qui constitue un fichier <projet>.par. Dans les versions 16.0 ou plus récentes, vous pouvez simplement double-cliquer sur le fichier <project>.par et Quartus lancera ce projet.


Le deuxième moyen d’afficher le modèle de projet consiste à utiliser l’Assistant Nouveau projet (Assistant Nouveau projet > fichier). Après avoir entré le nom du projet et le dossier sur le premier panneau, le deuxième panneau vous demandera de spécifier un projet ou un modèle de projet vide. Sélectionnez le modèle de projet. Vous verrez une liste des projets de modèles de conception que vous avez chargés auparavant, ainsi que divers « brochages de base » qui contiennent le brochage et les paramètres de divers kits de développement. Si vous ne voyez pas votre modèle de conception dans la liste, cliquez sur le lien indiquant installer les modèles de conception encerclés ci-dessous :



Accédez au fichier <project>.par que vous avez téléchargé, cliquez sur Suivant, puis sur Terminer, et votre modèle de conception sera installé et affiché dans le volet Project Navigator de Quartus.


Remarque : lorsqu’un design est stocké dans le Design Store en tant que modèle de design, il a déjà été testé par rapport à la version indiquée du logiciel Quartus. La régression garantit que le modèle de conception passe les étapes d’analyse/synthèse/montage/assemblage dans le flux de conception Quartus.



Préparer le modèle de conception dans la ligne de commande du logiciel Quartus Prime


Sur la ligne de commande, tapez la commande suivante :

quartus_sh --platform_install -package <répertoire du projet>/<projet>.par


Une fois le processus terminé, saisissez :

quartus_sh --platform -name <projet>



Note:

* Version ACDS : 16.0.0 Standard


Détails du design

Famille d'appareils

FPGA Intel® MAX® 10

Édition Quartus

Intel® Quartus® Prime Standard Edition

Version Quartus

16.0