Intel® MAX® 10 FPGA – Exemple de conception de la DDR3 avec console du système de test de la carte mère

Intel® MAX® 10 FPGA – Exemple de conception de la DDR3 avec console du système de test de la carte mère

714608
4/29/2016

Présentation

Le kit de développement Intel® MAX® 10 FPGA comprend une mémoire SDRAM DDR3 64 M x16 1 Go et une SDRAM DDR3 1 Go x8 128 Mo. Le FPGA Intel MAX 10 prend en charge à pleine vitesse une interface DDR3 300 MHz avec une fonction de code de correction d’erreur (ECC). Cet exemple de conception est utilisé pour extraire une interface DDR3 x24 300 MHz. Téléchargez le programme d’installation du kit de développement Intel MAX 10 et utilisez l’interface graphique du BTS (Board Test System) pour l’essayer. Notez que cette conception utilise la mémoire DDR3 et le brochage sur les modifications du kit de développement en fonction de la révision de votre kit. Consultez la conception du brochage de base du kit de développement Intel MAX 10 pour obtenir un script TCL avec les modifications apportées au brochage entre les différentes révisions des kits de développement.

Kit de développement

Kits de développement FPGA Intel® MAX® 10

Détails du design

Famille d'appareils

FPGA Intel® MAX® 10
Édition Quartus

Intel® Quartus® Prime Standard Edition
Version Quartus

16.0
Cœurs IP (40)
Noyau IP Catégorie des noyaux IP
IRQ Mapper QsysInterconnect
IRQ Clock Crosser QsysInterconnect
altera_jtag_avalon_master QsysInterconnect
Avalon-ST Bytes to Packets Converter QsysInterconnect
Avalon-ST Channel Adapter QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-ST JTAG Interface QsysInterconnect
Avalon-ST Packets to Bytes Converter QsysInterconnect
Reset Controller QsysInterconnect
Avalon-ST Timing Adapter QsysInterconnect
Avalon Packets to Transaction Converter QsysInterconnect
DDR3 SDRAM Controller with UniPHY ExternalMemoryInterfaces
Altera DDR3 Nextgen Memory Controller ExternalMemoryInterfaces
Altera Nextgen Memory Controller MM-ST Adapter ExternalMemoryInterfaces
Altera DDR3 Nextgen Memory Controller Core ExternalMemoryInterfaces
Altera DDR3 AFI Multiplexer ExternalMemoryInterfaces
DDR3 SDRAM External Memory PHY ExternalMemoryInterfaces
DDR3 SDRAM External Memory PLL/DLL/OCT block ExternalMemoryInterfaces
DDR3 SDRAM Qsys Sequencer ExternalMemoryInterfaces
Avalon-MM Master Agent QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
MM Interconnect QsysInterconnect
Avalon-ST Adapter QsysInterconnect
Avalon-ST Error Adapter QsysInterconnect
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Avalon-ST Handshake Clock Crosser QsysInterconnect
Memory-Mapped Router QsysInterconnect
Memory-Mapped Burst Adapter QsysInterconnect
Memory-Mapped Width Adapter QsysInterconnect
Memory-Mapped Traffic Limiter QsysInterconnect
Modular SGDMA Dispatcher BridgesAndAdaptors
Read Master QsysInterconnect
Write Master QsysInterconnect
Avalon-MM Pipeline Bridge QsysInterconnect
Avalon-ST Pipeline Stage QsysInterconnect
Avalon-ST Dual Clock FIFO QsysInterconnect
Interval Timer Peripherals

Description détaillée

Préparer le modèle de conception dans l’interface graphique du logiciel Quartus Prime (version 14.1 et ultérieure)


Remarque : Après avoir téléchargé l’exemple de conception, vous devez préparer le modèle de conception. Le fichier que vous avez téléchargé se présente sous la forme d’un fichier <project>.par qui contient une version compressée de vos fichiers de conception (similaire à un fichier .qar) et des métadonnées décrivant le projet. La combinaison de ces informations est ce qui constitue un fichier <projet>.par. Dans les versions 16.0 ou plus récentes, vous pouvez simplement double-cliquer sur le fichier <project>.par et Quartus lancera ce projet.


Le deuxième moyen d’afficher le modèle de projet consiste à utiliser l’Assistant Nouveau projet (Assistant Nouveau projet > fichier). Après avoir entré le nom du projet et le dossier sur le premier panneau, le deuxième panneau vous demandera de spécifier un projet ou un modèle de projet vide. Sélectionnez le modèle de projet. Vous verrez une liste des projets de modèles de conception que vous avez chargés auparavant, ainsi que divers « brochages de base » qui contiennent le brochage et les paramètres de divers kits de développement. Si vous ne voyez pas votre modèle de conception dans la liste, cliquez sur le lien indiquant installer les modèles de conception encerclés ci-dessous :



Accédez au fichier <project>.par que vous avez téléchargé, cliquez sur Suivant, puis sur Terminer, et votre modèle de conception sera installé et affiché dans le volet Project Navigator de Quartus.


Remarque : lorsqu’un design est stocké dans le Design Store en tant que modèle de design, il a déjà été testé par rapport à la version indiquée du logiciel Quartus. La régression garantit que le modèle de conception passe les étapes d’analyse/synthèse/montage/assemblage dans le flux de conception Quartus.



Préparer le modèle de conception dans la ligne de commande du logiciel Quartus Prime


Sur la ligne de commande, tapez la commande suivante :

quartus_sh --platform_install -package <répertoire du projet>/<projet>.par


Une fois le processus terminé, saisissez :

quartus_sh --platform -name <projet>



Note:

* Version ACDS : 16.0.0 Standard


Kit de développement

Kits de développement FPGA Intel® MAX® 10

Détails du design

Famille d'appareils

FPGA Intel® MAX® 10
Édition Quartus

Intel® Quartus® Prime Standard Edition
Version Quartus

16.0