Formation dirigée par un instructeur : Altera® FPGA Analyse du calendrier : Cours magistral

Voir

Intel® FPGA Development Tools Support Intel® FPGA Training Catalog

726458
2023-07-13
Public

Descriptif

Vous apprendrez à contraindre et à analyser une conception pour la synchronisation à l’aide de l’analyseur de synchronisation du logiciel Quartus® Prime Pro v. 22.1. Cela comprend la rédaction de fichiers de contraintes de conception (SDC) Synopsys*, la génération de divers rapports de synchronisation dans l’analyseur de synchronisation et l’application de ces connaissances à une conception FPGA. En plus d’apprendre les exigences de base pour vous assurer que votre conception respecte la synchronisation, vous verrez comment l’analyseur de synchronisation facilite la création de contraintes de synchronisation pour vous aider à répondre à ces exigences. Remarque : Bien que ce cours se concentre sur le logiciel Quartus Prime Pro, une grande partie du flux et des contraintes est valide avec les versions Standard et Lite du logiciel.

Instructions d’utilisation

Actifs connexes
Titre et description
Format
Langue
Action
In this class, you will work hands-on labs on a virtual machine to practice your timing analysis skills. Come as you are to the class, no setup is needed. Prior knowledge of timing analysis concepts is required. If you need to learn those, before coming to class, attend the Timing Analysis: Lecture class. There will be a brief review of the SDC constraints starting the labs.
Voir