Analyse temporelle du logiciel Intel® Quartus® Prime Pro - Partie 5: Exceptions de synchronisation

Voir

Intel® FPGA Development Tools Support Intel® FPGA Training Catalog

652972
2021-09-08
Public

Descriptif

Ceci est la partie 5 d’un cours en 5 parties. Vous apprendrez et comment appliquer les exceptions de synchronisation aux faux chemins, aux chemins multicycles et aux retards min et max à l’aide du format Synopsys* Design Constraints (SDC) dans l’analyseur de synchronisation du logiciel Intel® Quartus® Prime Pro v. 20.3.

Instructions d’utilisation