Analyse de synchronisation du logiciel Intel® Quartus® Prime Pro - Partie 3: Contraintes d’horloge

Voir

Intel® FPGA Development Tools Support Intel® FPGA Training Catalog

652874
2021-09-08
Public

Descriptif

Ceci est la partie 3 d’un cours en 5 parties. Vous apprendrez à créer des horloges, des horloges générées, des incertitudes d’horloge et des groupes d’horloges à l’aide du format Synopsys* Design Constraints (SDC) dans l’analyseur de synchronisation du logiciel Intel® Quartus® Prime Pro v. 20.3.

Instructions d’utilisation