Analyse de synchronisation du logiciel Intel® Quartus® Prime Pro – Partie 4 : Interfaces d’E/S

Voir

Intel® FPGA Development Tools Support Intel® FPGA Training Catalog

652837
2021-09-08
Public

Descriptif

Ceci est la partie 4 d’un cours en 5 parties. Vous apprendrez les bases de la contrainte des interfaces d’E/S à l’aide du format Synopsys* Design Constraints (SDC) dans l’analyseur de synchronisation du logiciel Intel® Quartus® Prime Pro v. 20.3.

Instructions d’utilisation