Centre d’assistance IP des interfaces de mémoire externe

Sélecteur de périphérique EMIF

Estimateur de spécifications EMIF

Fonctionnalités

  • Détermine les interfaces mémoire nécessaires pour obtenir la bande passante souhaitée
  • Calcule la bande passante en fonction de configurations de mémoire sélectionnées
  • Affiche toutes les Intel Agilex, Intel Stratix 10 et 10 Intel Arria 10 FPGAs prenant en charge certaines interfaces mémoire sélectionnées
  • Détermine les performances réalisables pour une configuration spécifique de la famille de périphériques Intel FPGA sélectionnée
  • Affiche la fréquence maximale pour chaque famille de FPGA, la vitesse de classe et la configuration EMIF en fonction des sélections de filtres
  • Trouvez et comparez les performances de chaque interface et configuration de mémoire externe prise en charge par notre FPGAs

Prise en charge des périphériques

  • Intel Agilex FPGAs
  • Intel Stratix 10 FPGAs
  • Intel Arria 10 FPGAs
  • Tous les FPGAs Intel

Ressources

Outils EMIF

Télécharger l’outil de sélection de périphérique EMIF

Ouvrez la page d’estimateur de spécifications EMIF

Cours de formation

Description

Introduction à l’IP des interfaces mémoire des périphériques Intel FPGA

Ce cours couvre les différentes options d’interface mémoire externe disponibles, ainsi que les fonctions architecturales et de contrôleur mémoire dure des Intel Stratix 10 et Intel Arria 10 FPGAs

Interfaces de mémoire à haute bande passante (HBM2) dans Intel Stratix 10 MX : introduction, architecture

Ce cours couvre les avantages de l’intégration de la mémoire à bande passante élevée dans le Intel Stratix les périphériques FPGA 10 MX, les fonctionnalités et les options pour le contrôleur HBM renforcé, et comment générer l’IP HBM2

Interfaces de mémoire à haute bande passante (HBM2) dans Intel Stratix 10 MX : fonctionnalités HBMC

Ce cours couvre les fonctionnalités et les options du contrôleur HBM renforcé, et l’interface Arm* REDEVANCE 4 AXI entre le contrôleur et la logique de l’utilisateur

Présentation du matériel soC : Interconnexion et mémoire

Ce cours couvre les caractéristiques de la mémoire SDRAM du sous-système de processeur dur (HPS) et de l’architecture de pont UGH AXI

Intel Agilex

Intel Stratix 10

Intel Arria 10

Intel Cyclone 10

Descriptions des paramètres IP EMIF

Intel Agilex

Intel Stratix 10

Intel Arria 10

Intel Cyclone 10

Broche EMIF et planification des ressources

Cours de formation

Description

Conception rapide et facile de systèmes d’E/S avec planificateur d’interface

Ce cours décrit comment mettre en œuvre un plan d’ensemble des ressources de conception à l’aide du planificateur d’interfaces

Intel Agilex

Intel Stratix 10

Intel Arria 10

Intel Cyclone 10

Directives de conception des cartes EMIF

Outil de paramétrage de la configuration à la demande

Outil de calcul des pertes de canaux

Fonctionnalités

  • Calcule la faute de carte en raison des traces de carte de circuits imprimés et des conceptions multi-grades
  • Calcule la perte de canal due aux interférences Intersymbol (ISI) et à la fonction Crosstalk sur les signaux de commande, d’adresse, de contrôle et de données

Soutien

  • Intel Arria 10 et 10 Intel Stratix 10 FPGAs
  • Protocoles de mémoire DDR
  • Compatible avec le logiciel HyperLynx Signal Integrity de Mentor Graphics uniquement

Outils

Kit d’outils de débogage EMIF

Fonctionnalités

  • Affiche les marges de calibrage avant et après chaque groupe DQS et chaque broche DQ
  • Génère des diagrammes de l’œil en lecture/écriture par broche DQ (schéma de l’œil 2D)
  • Permet un générateur de trafic en temps réel personnalisable pour le test/débogage (générateur de trafic 2.0)
  • Capture les marges de lecture/écriture pendant le trafic en mode utilisateur (marge de pilote)

Soutien

  • Compatible avec les projets d’exemple de conception EMIF et les conceptions EMIF personnalisées contenant une ou plusieurs interfaces de mémoire
  • Prend en charge tous les protocoles de mémoire

Accessibilité

  • Accessible grâce au logiciel Intel Quartus Prime (Outils > Outils de débogage système > kit d’outils d’interface mémoire externe)

Cours de formation

Description

Débogage sur puce de l’IP des interfaces mémoire dans Intel Arria 10 périphériques

Ce cours décrit comment effectuer le débogage à l’aide du kit d’outils EMIF ou du kit d’outils de débogage Sur puce, comment utiliser le générateur de trafic 2.0 et configurer plusieurs conceptions d’interface mémoire pour la compatibilité avec ces outils de débogage

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.