Centre de support IP DisplayPort

Bienvenue dans le centre de support principal de la propriété intellectuelle (IP) DisplayPort !

Vous trouverez ici des informations sur la planification, la sélection, la conception, la mise en œuvre et la vérification de vos cœurs IP DisplayPort. Il existe également des instructions sur la façon d’afficher votre système et de déboguer les liens DisplayPort. Cette page est organisée en catégories qui s’alignent sur un flux de conception de système DisplayPort du début à la fin.

Profitez de votre voyage!

Obtenez des ressources d’assistance pour les appareils Intel® Stratix® 10, Intel Arria® 10 et Intel Cyclone® 10 à partir des pages ci-dessous. Pour les autres appareils, effectuez une recherche à partir des liens suivants : Archive de la documentation, Cours de formation, Vidéos et webcasts, Exemples de conceptionet Base de connaissances.

1. Sélection de l’appareil et de l’adresse IP

Quelle famille de périphériques FPGA Intel® dois-je utiliser ?

Taux de liaison pris en charge par la famille d’appareils

Qu’est-ce que l’utilisation des ressources DisplayPort Intel FPGA IP Core FPGA ?

Le tableau ci-dessous présente les informations sur les ressources pour les appareils Arria V et Cyclone V utilisant M10K;

Périphériques Intel Arria 10, Intel Stratix 10 et Stratix V utilisant le M20K.

Les ressources ont été obtenues à l’aide des paramètres suivants :

• Mode = simplex
• Nombre maximal de voies = 4 voies
• Profondeur de couleur maximale d’entrée vidéo = 8 bits par couleur (bpc)
• Mode d’entrée de pixel = 1 pixel par horloge

Cette section contient des tableaux montrant des exemples de taille de variation de cœur IP et de performances.

Le tableau ci-dessus répertorie les ressources et les performances attendues pour les variantes sélectionnées.

Les résultats ont été obtenus à l’aide du logiciel Intel® Quartus® Prime v19.1 pour les appareils suivants :

• Intel Arria 10 (10AX115S2F45I1SG)
• Intel Cyclone 10 GX (10CX220YF780E5G)
• Intel Stratix 10 (1SG280HU1F50E2VGS1)
• Arria V (5AGXFB3H4F40C5)
• Cyclone V (5CGTFD9E5F35C7)
• Stratix V (5SGXEA7K2F40C2)

2. Flux de conception et intégration IP

Quelles sont les informations/documentations relatives à DisplayPort disponibles ?

Périphériques Intel Stratix 10, Intel Arria 10 et Intel Cyclone 10

• DisplayPort Intel FPGA IP Guide de l’utilisateur (HTML | PDF (en anglaisseulement)

Périphériques Intel Stratix 10

• Guide de l’utilisateur de l’exemple de conception Intel FPGA DisplayPort pour les périphériques Intel Stratix 10 (HTML | PDF (en anglaisseulement)

Périphériques Intel Arria 10

• Guide de l’utilisateur de l’exemple de conception Intel FPGA DisplayPort pour les périphériques Intel Arria 10 (HTML | PDF (en anglaisseulement)

Périphériques Intel Cyclone 10

• Guide de l’utilisateur de l’exemple de conception Intel FPGA DisplayPort pour les périphériques Intel Cyclone 10 (HTML | PDF (en anglaisseulement)

Comment générer le noyau IP DisplayPort ?

Pour générer le cœur IP DisplayPort, procédez comme suit :

• Créez un projet logiciel Intel Quartus Prime à l’aide de l’Assistant Nouveau projet disponible dans le menu Fichier.
• Dans le menu Outils, cliquez sur Catalogue IP.
• Sous IP installée, double-cliquez sur Library > Interface Protocols > Audio &Video > DisplayPort Intel FPGA IP. L’éditeur de paramètres s’affiche.
• Dans l’éditeur de paramètres, spécifiez un nom de niveau supérieur pour votre variante IP personnalisée. Ce nom identifie les fichiers de variation de base IP dans votre projet. Si vous y êtes invité, spécifiez également la préférence HDL de la famille FPGA Intel et du fichier de sortie ciblés. Cliquez sur OK.
• Spécifier les paramètres et les options dans l’éditeur de paramètres DisplayPort : sélectionnez éventuellement des valeurs de paramètre prédéfinies. Les préréglages spécifient toutes les valeurs de paramètres initiales pour des applications spécifiques (le cas échéant). Spécifiez les paramètres définissant les fonctionnalités de base IP, les configurations de port et les fonctionnalités spécifiques à l’appareil. Spécifiez les options de traitement des fichiers IP core dans d’autres outils EDA.
• Cliquez sur Générer pour générer le noyau IP et les fichiers de prise en charge, y compris les modèles de simulation.
• Cliquez sur Fermer lorsque la génération du fichier est terminée.
• Cliquez sur Terminer.
• Si vous générez l’instance principale DisplayPort Intel FPGA IP dans un projet logiciel Intel Quartus Prime, vous êtes invité à ajouter le fichier IP du logiciel Intel Quartus Prime (.qip) et le fichier IP de simulation du logiciel Intel Quartus Prime (.sip) au projet logiciel Intel Quartus Prime en cours.

De même, les étapes ci-dessus peuvent être trouvées dans le Guide de l’utilisateur DisplayPort IP Core:

• Étapes pour générer DisplayPort IP Core dans le logiciel Intel Quartus Prime ›

Qu’est-ce qui est pris en charge dans l’exemple de conception DisplayPort généré par Quartus ?

Les exemples de conception de cœur DisplayPort Intel FPGA IP illustrent le bouclage parallèle de l’instance DisplayPort RX vers l’instance DisplayPort TX avec ou sans module PcR (Pixel Clock Recovery). Le tableau ci-dessous représente les options d’exemple de conception disponibles pour les périphériques de la série 10.

Note: Pour les périphériques Intel Stratix 10, la prise en charge hbr3 est préliminaire.

Comment générer l’exemple de conception Quartus DisplayPort ?

Pour les périphériques de la série 10, utilisez l’éditeur de paramètres DisplayPort Intel FPGA dans le logiciel Intel Quartus Prime Pro Edition pour générer l’exemple de conception.

• Cliquez sur Outils > catalogue IP, puis sélectionnez la famille d’équipements cibles.
• Dans le catalogue IP, recherchez et double-cliquez sur DisplayPort Intel FPGA IP. La fenêtre Nouvelle variante IP s’affiche.
• Spécifiez un nom de niveau supérieur pour votre variante IP personnalisée. L’éditeur de paramètres enregistre les paramètres de variation IP dans un fichier nommé ip.
• Vous pouvez sélectionner un périphérique FPGA spécifique dans le champ Périphérique ou conserver la sélection de périphérique logiciel Intel Quartus Prime par défaut.
• Cliquez sur OK. L’éditeur de paramètres s’affiche.
• Configurez les paramètres souhaités pour TX et RX. Remarque : Le flux de génération d’exemples de conception DisplayPort prend uniquement en charge SST. La sélection du paramètre Support MST vous empêche de générer l’exemple de conception.
• Sous l’onglet Exemple de conception, sélectionnez DisplayPort SST Parallel Loopback With PCR ou DisplayPort SST Parallel Loopback Without PCR.
• Sélectionnez Simulation pour générer le banc de test, puis Synthèse pour générer l’exemple de conception matérielle. Vous devez sélectionner au moins une de ces options pour générer les fichiers d’exemple de conception. Si vous sélectionnez les deux, le temps de génération est plus long.
• Pour Target Development Kit , sélectionnez le kit de développement Intel FPGA disponible. Si vous sélectionnez le kit de développement, l’équipement cible (sélectionné à l’étape 4) change pour correspondre au périphérique du kit de développement.
• Cliquez sur Générer un exemple de conception.

De même, les liens ci-dessous fournissent des instructions étape par étape pour générer un exemple de conception DisplayPort à partir du logiciel Intel Quartus Prime :

• FPGA Intel Stratix 10 ›
• FPGA Intel Arria 10 ›
• FPGA Intel Cyclone 10 ›

Comment compiler et tester ma conception ?

Pour les périphériques de la série 10, les étapes de compilation et de test de votre conception DisplayPort se trouvent dans les guides de l’utilisateur de l’exemple de conception DisplayPort suivants, sous la section «Compilation et test de la conception» :

• FPGA Intel Stratix 10 ›
• FPGA Intel Arria 10 ›
• FPGA Intel Cyclone 10 ›

Comment puis-je effectuer une simulation fonctionnelle DisplayPort ?

Pour les périphériques de la série 10, voici les étapes à suivre pour générer une simulation fonctionnelle DisplayPort :

• Activez l’option de simulation dans l’éditeur de paramètres DisplayPort et générez un exemple de conception DisplayPort.
• Effectuer la simulation ›
• Comprendre le banc d’essai ›

Où puis-je trouver des informations sur clock recovery core ?

L’exemple de conception DisplayPort série 10 utilise Pixel Clock Recovery IP. Les informations de base de récupération de l’horloge peuvent être trouvées dans le lien ci-dessous:

• Intel® DisplayPort IP Core Guide de l’utilisateur ›

Où puis-je trouver des informations sur le flux de formation DisplayPort Link ?

Avant que le périphérique source puisse envoyer des données vidéo au périphérique récepteur, un processus de formation de liaison doit être effectué entre le récepteur source. Les informations sur le processus de formation Link peuvent être trouvées sur le lien suivant:

• Guide de l’utilisateur Intel DisplayPort IP Core ›

Où puis-je trouver des informations sur la référence de l’API DisplayPort et les informations DPCD ?

Les liens suivants vous dirigent vers la référence de l’interface de programmation d’application (API) DisplayPort et les informations DPCD :

• Emplacements DPCD pris en charge par la source ›
• Emplacements DPCD pris en charge par le récepteur ›
• Lien vers les informations de référence de l’API DisplayPort ›

3. Conception de la carte et gestion de l’alimentation

Directives de connexion par broche

Périphériques Intel Stratix 10

• Instructions de connexion à broches de la famille de périphériques Intel Stratix 10 GX, MX, TX et SX ›

Périphériques Intel Arria 10

• Instructions de connexion à broche de la famille de périphériques Intel Arria 10 GX, GT et SX ›

Périphériques Intel Cyclone 10

• Instructions de connexion à broche de la famille de périphériques Intel Cyclone 10 GX ›

Examen schématique

Périphériques Intel Stratix 10

• Feuille de calcul Intel Stratix 10 GX, MX et SX Schematic Review ›
• Intel Stratix 10 GX FPGA Development Kit Guides de l’utilisateur et schémas ›
• Intel Stratix 10 SX SoC Development Kit Guides de l’utilisateur et schémas ›

Périphériques Intel Arria 10

• Feuille de calcul Intel Arria 10 GX, GT et SX Schematic Review ›
• Intel Arria 10 GX FPGA Development Kit Guides de l’utilisateur et schémas ›
• Intel Arria 10 SoC Development Kit Mode Guides de l’utilisateur et schémas ›

Périphériques Intel Cyclone 10

• Feuille de calcul Intel Cyclone 10 GX Schematic Review ›
• Intel Cyclone 10 GX FPGA Development Kit Guides de l’utilisateur et schémas ›

Lignes directrices sur la conception du conseil d’administration

• Solutions de directives de conception de carte ›
• Test de disposition de la carte ›
• AN 114 : Directives de conception de carte pour les packages de périphériques programmables Intel® ›
• AN 766 : Périphériques Intel Stratix 10, Guide de conception de l’interface de signal haute vitesse ›
• AN 613 : Considérations relatives à la conception de l’empilement de circuits imprimés pour les FPGA Intel ›
• AN745 : Guide de conception pour l’interface Intel FPGA DisplayPort (HTML | PDF (en anglaisseulement)
• Schémas de la carte fille FMC DisplayPort Révision 8 ›
• Schémas de la carte fille FMC DisplayPort Révision 11 ›
• Schémas de carte fille HSMC DisplayPort 1.2 ›

Avertissement: La mise en œuvre de la conception de la carte DisplayPort TX embarquée du kit de développement Intel Arria 10 et Intel Stratix 10 n’est PAS recommandée car elle ne permet pas la liaison PMA + PCS. Il est conseillé aux utilisateurs de se référer à la mise en œuvre de la conception Bitec.

Gestion de l’alimentation

• Estimateur de puissance précoce (EPE) et analyseur de puissance ›
• AN 750 : Utilisation de l’outil Intel FPGA PDN pour optimiser la conception de votre réseau power delivery ›
• Guide de l’utilisateur de l’outil PDN (Device-Specific Power Deliver Network) Tool 2.0 ›

Gestion de l’énergie thermique

Périphériques Intel Stratix 10

• AN 787 : Modélisation et gestion thermiques Intel Stratix 10 (HTML | PDF (en anglaisseulement)

Séquençage de puissance

Périphériques Intel Stratix 10, Intel Cyclone 10 et Intel Arria 10

• AN 692 : Considérations relatives au séquençage de l’alimentation pour les périphériques Intel Cyclone 10 GX, Intel Arria 10 et Intel Stratix 10 (HTML | PDF (en anglaisseulement)

Ma conception nécessite une carte fille Bitec FMC. Comment puis-je les sélectionner?

Le tableau suivant fournit une ligne directrice rapide pour sélectionner la révision de la carte fille Bitec FMC

Avez-vous besoin d’utiliser un canal émetteur-récepteur à voie simple ou double avec la carte fille Bitec FMC pour les appareils de la série 10?

Oui. Pour la conception DisplayPort qui utilise/mentionnée dans une première version de la carte fille Bitec FMC (révision 9 et antérieures), l’affectation des broches dans le lien suivant doit être suivie à TX et RX en raison de l’inversion de voie et de l’inversion de polarité au niveau du canal.

Comment créer une conception DisplayPort TX uniquement ou RX uniquement ?

Vous trouverez des instructions générales pour créer une conception DisplayPort TX uniquement ou RX uniquement dans le Guide de l’utilisateur de l’exemple de conception Intel DisplayPort. Alternativement, une explication plus détaillée spécifique à la conception DisplayPort TX uniquement peut être référencée dans le AN 883: Intel Arria 10 DisplayPort TX-only Design User Guide.

4. Exemples de conception et conceptions de référence

Périphériques Intel Arria 10

• AN 793 : Intel Arria 10 DisplayPort 4Kp60 avec conception de référence de retransmission de pipeline de traitement vidéo etd’image ( HTML | PDF (en anglaisseulement)
• Guide de l’utilisateur de la conception Intel Arria 10 DisplayPort TX uniquement (HTML | PDF (en anglaisseulement)
• Exemple de conception Intel Arria 10 DisplayPort à l’aide d’un connecteur intégré (TX uniquement) ›
• Guide de l’utilisateur de l’exemple de conception de scaler et de mélangeur UhD DisplayPort ›

5. Déboguer

Comment déboguer ma conception DisplayPort ?

Plusieurs options de débogage sont disponibles dans notre exemple de conception DisplayPort qui peuvent être intégrées dans la conception utilisateur :

• Observation de la LED utilisateur embarquée du kit de développement ›
• Observation des informations sur les attributs du flux principal et du trafic des canaux auxiliaires ›
• Calculateur de bande passante et de PCR Intel DisplayPort

Notes de mise à jour de base de la propriété intellectuelle (PI)

• Notes de mise à jour de DisplayPort IP Core (HTML | PDF (en anglaisseulement)

Solution de base de connaissances

• Rechercher dans la Base de connaissances (périphériques Intel Cyclone 10) ›
• Rechercher dans la Base de connaissances (périphériques Intel Arria 10) ›
• Rechercher dans la Base de connaissances (périphériques Intel Stratix 10) ›