Centre d’assistance IP DisplayPort

Le centre d’assistance IP DisplayPort est organisé en étapes standard de l’industrie, ce qui vous fournit diverses ressources pour planifier, sélectionner, concevoir, mettre en œuvre et vérifier vos cœurs IP DisplayPort pour les appareils Agilex™ 7, Agilex™ 5, Stratix® 10, Arria® 10 et Cyclone® 10. Il existe également des directives sur la façon de faire apparaître votre système et de déboguer les liens DisplayPort. Cette page est organisée en catégories qui s’alignent sur un flux de conception de système DisplayPort du début à la fin.

Bénéficiez d’une assistance supplémentaire pour la conception de protocoles d’interface FPGA Agilex™ 7, la conception de protocoles d’interface FPGA Agilex™ 5, des parcours guidés étape par étape pour les flux de développement standard faisant apparaître les ressources et la documentation critiques clés.

Pour les autres appareils, effectuez une recherche dans les collections de support des appareils et des produits.

1. Sélection de l’appareil et de l’IP

Quelles sont les fonctionnalités prises en charge dans l’IP DisplayPort ?

Quelle famille d’appareils FPGA utiliser ?

Taux de liaison pris en charge par la famille d’appareils

Le tableau ci-dessous présente les informations sur les ressources des périphériques Arria® V et Cyclone® V utilisant M10K ; Périphériques Arria® 10, Stratix® 10 et Stratix® V utilisant M20K.

Les ressources ont été obtenues à l’aide des paramètres suivants :

• Mode = simplex
• Nombre maximal de voies = 4 voies
• Profondeur de couleur maximale de l’entrée vidéo = 8 bits par couleur (bpc)
• Mode d’entrée en pixels = 1 pixel par horloge

Qu’est-ce que le cœur IP DisplayPort FPGA FPGA l’utilisation des ressources ?

Performances et utilisation des ressources

Les données d’utilisation des ressources indiquent les performances typiques attendues pour l’IP FPGA DisplayPort.

Le tableau ci-dessous répertorie les ressources et les performances attendues pour les variations sélectionnées. Les résultats ont été obtenus en utilisant le logiciel Quartus® Prime Pro Edition version 20.2 pour les appareils suivants :

• F-tile Agilex™ (AGIB027R31B1E2VR0)
• Stratix® 10 (1SG280HU1F50E2VGS1)
• Arria® 10 (10AX115S2F45I1SG)
• Cyclone® 10 GX (10CX220YF780E5G)

Utilisation des ressources IP DisplayPort 1.4 FPGA

Le tableau ci-dessous présente les informations sur les ressources pour les appareils Agilex™ 7, Arria® 10, Cyclone® 10 GX et Stratix® 10 utilisant M20K. Les ressources ont été obtenues à l’aide des paramètres suivants :

• Mode = simplex
• Nombre maximal de voies = 4 voies
• Profondeur de couleur maximale de l’entrée vidéo = 8 bits par couleur (bpc)
• Mode d’entrée pixel = 1 pixel par horloge, 4 pixels par horloge pour Agilex™ 7

Utilisation des ressources IP DisplayPort 2.0 FPGA

Le tableau ci-dessous présente les informations sur les ressources pour les périphériques Stratix® 10 utilisant le M20K. Le nombre de ressources pour DP2.0 inclut également le nombre de ressources pour DP1.4. Les ressources ont été obtenues à l’aide des paramètres suivants :

• Mode = simplex
• Nombre maximal de voies = 4 voies
• Profondeur de couleur maximale de l’entrée vidéo = 8 bits par couleur (bpc)
• Mode d’entrée des pixels = 4 pixels par horloge

Utilisation des ressources HDCP

Le tableau répertorie les données de ressource HDCP pour DisplayPort FPGA IP avec des configurations de SST (flux unique) et une configuration à 4 voies maximum pour les périphériques Arria® 10 et Stratix® 10.

2. Flux de conception et intégration IP

Quelles sont les informations et la documentation relatives au DisplayPort disponibles ?

Agilex™ 7 (F-tile), Stratix® 10 (H-tile et L-tile), Arria® 10, Cyclone® 10 GX, Arria® V GX/GT/GS, Arria® V GZ, Cyclone® V, Stratix® V

• Guide de l’utilisateur de DisplayPort FPGA IP

Comment générer le cœur IP DisplayPort ?

Les étapes pour générer le cœur IP DisplayPort dans le logiciel Quartus® Prime se trouvent dans le chapitre Spécification des paramètres et options IP.

• Guide de l’utilisateur de DisplayPort FPGA IP

Qu’est-ce qui est pris en charge dans l’exemple de conception DisplayPort généré par Quartus® ?

Les exemples de conception du cœur IP de DisplayPort FPGA montrent un bouclage parallèle entre une instance DisplayPort RX et une instance DisplayPort TX avec ou sans module de récupération d’horloge Pixel (PCR). Le tableau ci-dessous illustre les exemples de conception disponibles pour les appareils Agilex™ 7, Stratix® 10, Arria® 10 et Cyclone® 10 GX.

Comment générer l’exemple de conception Quartus® DisplayPort ?

Pour les appareils Agilex™ 7, Agilex™ 5, Stratix®, Arria® 10 et Cyclone® 10 GX, utilisez l’éditeur de paramètres DisplayPort FPGA dans le logiciel Quartus® Prime Pro Edition pour générer l’exemple de conception.

1. Cliquez sur Catalogue IP des outils et sélectionnez la famille de machines cibles.
2. Dans le catalogue IP, localisez et double-cliquez sur DisplayPort FPGA IP. La fenêtre Nouvelle variation IP s’affiche.
3. Spécifiez un nom de niveau supérieur pour votre variation IP personnalisée. L’éditeur de paramètres enregistre les paramètres de variation IP dans un fichier nommé ip.
4. Vous pouvez sélectionner un périphérique FPGA spécifique dans le champ Périphérique, ou conserver la sélection par défaut de l’appareil logiciel Quartus® Prime.
5. Cliquez sur OK. L’éditeur de paramètres s’affiche.
6. Configurez les paramètres souhaités pour TX et RX.
7. Sous l’onglet Exemple de conception, sélectionnez l’exemple de design qui correspond à vos critères.
8. Sélectionnez Simulation pour générer le banc d’essai, puis Synthèse pour générer l’exemple de conception matérielle. Vous devez sélectionner au moins une de ces options pour générer les fichiers d’exemple de conception. Si vous sélectionnez les deux, la durée de génération est plus longue.
9. Pour Target Development Kit, sélectionnez le kit de développement FPGA disponible. Si vous sélectionnez le kit de développement, la machine cible (sélectionnée à l’étape 4) change pour correspondre à la machine du kit de développement.
10. Cliquez sur Générer un exemple de conception.

De même, les liens ci-dessous fournissent des instructions étape par étape pour générer

Exemple de conception DisplayPort à partir du logiciel Quartus® Prime :

• Guide de l’utilisateur de l’exemple de conception FPGA F-Tile IP DisplayPort Agilex™ 7
• Guide de l’utilisateur de l’exemple de conception IP DisplayPort Agilex™ 5 FPGA
• Guide de l’utilisateur de l’exemple de conception IP DisplayPort Stratix® 10 FPGA
• Guide de l’utilisateur de l’exemple de conception IP FPGA DisplayPort Arria® 10
• Guide de l’utilisateur de l’exemple de conception FPGA IP DisplayPort Cyclone® 10 GX

Comment puis-je compiler et tester ma conception ?

Pour les appareils Agilex™ des séries 7 et 10, les étapes de compilation et de test de votre conception DisplayPort se trouvent dans la section suivante : Conception DisplayPort

Compilation et test de la conception :

• Compilation et test pour Agilex 7 F-Tile
• Compilation et test pour Agilex™ 5
• Compilation et test pour Stratix® 10
• Compilation et test pour Arria® 10
• Compilation et test pour Cyclone® 10 GX

Comment effectuer une simulation fonctionnelle DisplayPort ?

Pour les appareils Agilex™ 7, Stratix®, Arria® 10 et Cyclone® 10 GX, voici les étapes à suivre pour générer une simulation fonctionnelle DisplayPort :

Activez l’option de simulation dans l’éditeur de paramètres DisplayPort et générez un exemple de conception DisplayPort.

Simulation de conception :

• Simulation de conception pour Agilex™ 7 F-Tile
• Simulation de conception pour Agilex™ 5
• Simulation de conception pour Stratix® 10
• Simulation de conception pour Arria® 10
• Simulation de conception pour Cyclone® 10 GX

Banc d’essai de simulation :

• Banc d’essai de simulation pour Agilex™ 7 F-Tile
• Banc de test de simulation pour Agilex™ 5
• Banc d’essai de simulation pour Stratix® 10
• Testbench de simulation pour Arria® 10
• Banc d’essai de simulation pour Cyclone® 10 GX

Où puis-je trouver des informations sur le cœur de récupération d’horloge ?

L’exemple de conception Agilex™ 7, Stratix®, Arria® 10 et Cyclone® 10 GX DisplayPort utilise l’IP de récupération d’horloge Pixel.

Informations sur le cœur de récupération d’horloge :

• Guide de l’utilisateur du noyau IP DisplayPort

Où puis-je trouver des informations sur le flux de formation DisplayPort Link ?

Avant que le périphérique source puisse envoyer des données vidéo au périphérique récepteur, un processus de formation à liaison doit être effectué entre le récepteur source.

Flux de formation DisplayPort Link :

• Guide de l’utilisateur du noyau IP DisplayPort

Où puis-je trouver des informations sur la référence de l’API DisplayPort et des informations sur le DPCD ?

Les ressources suivantes fourniront des instructions pour la référence de l’interface de programmation d’applications (API) DisplayPort et le DPCD :

• Emplacements DPCD pris en charge par la source
• Emplacements DPCD pris en charge par récepteur
• Guide de l’utilisateur de DisplayPort FPGA IP
  

3. Conception de la carte et gestion de l’alimentation

Directives de connexion des broches

Appareils Agilex™ 7

• Directives de connexion des broches de la famille d’appareils Agilex™ 7 : séries F et I
• Directives de connexion des broches de la famille d’appareils Agilex™ 7 : série M

Appareils Agilex™ 5

• Directives de connexion des broches : FPGAs et SoC Agilex™ 5

Stratix® 10 périphériques

• Directives de connexion des broches de la famille de périphériques Stratix® 10 GX, MX, TX et SX

Arria® 10 appareils

• Directives de connexion des broches de la famille de périphériques Arria® 10 GX, GT et SX

Cyclone® 10 périphériques GX

• Directives de connexion des broches de la famille d’appareils Cyclone® 10 GX

Examen des schémas

Appareils Agilex™ 7

• Feuille de travail d’examen des schémas Agilex™ 7 : série F et série I
• Feuille de travail d’examen des schémas de l’appareil Agilex™ 7 : série M

Appareils Agilex™ 5

• Feuille de travail d’examen des schémas de l’appareil Agilex™ 5 : séries D et E

Stratix® 10 périphériques

• Stratix® 10 Feuille de travail d’examen de schémas GX, MX et SX
• Guides de l’utilisateur et schémas du kit de développement FPGA Stratix® GX 10 GX
• Guides de l’utilisateur et schémas du kit de développement SoC Stratix® 10 SX

Arria® 10 appareils

• Arria® 10 Feuille de travail d’examen de schémas GX, GT et SX
• Guides de l’utilisateur et schémas du kit de développement FPGA Arria® GX 10 GX
• Guides de l’utilisateur et schémas du kit de développement SoC Arria® 10

Périphériques Cyclone® GX 10

• Cyclone® 10 Feuille de travail d’examen schématique GX
• Guides de l’utilisateur et schémas du kit de développement FPGA Cyclone® GX 10 GX

Guides de conception des cartes mères

• Directives de conception des appareils Agilex™ 7 Guide de l’utilisateur de l’intégrité du signal de l’interface série haut débit
• Guide de l’utilisateur des directives de conception de circuits imprimés Agilex™ 5 (HSSI, EMIF, MIPI, True Differential, PDN)
• AN 766 : Guide de l’utilisateur des directives de conception de la disposition de l’interface de signal haute vitesse Stratix® 10
• AN 958 : Solutions recommandées pour la conception des cartes mères
• Test de disposition de la carte
• AN 114 : Directives de conception des cartes mères pour les boîtiers de dispositifs programmables
• AN 613 : Considérations sur la conception de l’empilement de cartes de circuits imprimés pour FPGAs
• AN745 : Directives de conception pour FPGA interface DisplayPort
• Schémas de la carte fille FMC DisplayPort révision 8
• Schémas de la carte fille FMC DisplayPort Révision 11
• Schémas de la carte fille HSMC DisplayPort 1.2

Avertissement : la mise en œuvre de la conception des cartes DisplayPort TX embarquées du kit de développement Arria® 10 et Stratix® 10 n’est PAS recommandée car elle ne permet pas la liaison PMA + PCS. Il est conseillé aux utilisateurs de se référer à la mise en œuvre de la conception Bitec.

Gestion de la consommation

• AN 910 : Directives de conception du réseau de distribution d’alimentation Agilex™ 7
• Guide de l’utilisateur de la gestion de l’alimentation Agilex™ 7
• Guide de l’utilisateur de la gestion de l’alimentation Agilex™ 5
• Guide de l’utilisateur de la gestion de l’alimentation Stratix® 10
• Stratix® 10 Guide de l’utilisateur de l’estimateur de puissance précoce
• AN 692 : Considérations sur le séquençage de puissance pour les appareils GX Agilex™ 7, Stratix 10, Arria® 10 et Cyclone® 10
• Arria® 10 Guide de l’utilisateur de l’estimateur de puissance précoce
• AN 711 : Arria 10 fonctions de réduction de puissance
• Cyclone® 10 Guide de l’utilisateur de l’estimateur de puissance précoce
• Estimateur d’alimentation précoce (EPE) et analyseur d’alimentation
• AN 750 : Utilisation de l’outil PDN FPGA pour optimiser la conception de votre réseau de distribution d’énergie
• Guide de l’utilisateur de l’outil PDN (Power Deliver Network) 2.0 spécifique à l’appareil
• AN 721 : Création d’un indicateur d’alimentation FPGA
• Guide de l’utilisateur de Quartus® Prime Pro Edition Analyse et optimisation de la consommation
• Guide de l’utilisateur du calculateur de puissance et de température FPGA

Gestion de la puissance thermique

Appareils Agilex™

• AN 944 : Modélisation thermique Agilex™ 7 avec le calculateur de puissance et de température FPGA (PCT)
• Guide de l’utilisateur de la conception thermique Agilex™ 5 avec le calculateur de puissance et de température (PTC)

Stratix® 10 périphériques

• AN 787 : Modélisation et gestion thermiques Stratix® 10 avec l’estimateur de puissance précoce
• AN 943 : Modélisation thermique Stratix® 10 avec le calculateur de puissance et de température FPGA (PCT)

Séquençage de l’alimentation

Appareils Agilex™ 7, Stratix® 10, Arria® 10 et Cyclone® 10 GX

• AN 692 : Considérations relatives au séquençage de puissance pour Appareils Agilex™ 7, Stratix® 10 Arria® 10 et Cyclone® 10 GX

Ma conception nécessite une carte fille Bitec FMC. Comment puis-je les sélectionner ?

Le tableau suivant fournit des instructions rapides pour sélectionner la révision de la carte fille Bitec FMC.

Faut-il utiliser un canal d’émetteur-récepteur à une ou deux voies avec la carte fille Bitec FMC pour les appareils de la série 10 ?

Oui. Pour la conception DisplayPort qui utilise/fait référence dans une première version de la carte fille Bitec FMC (révision 8 et antérieure), l’affectation des broches dans le lien suivant doit être suivie au TX et au RX en raison de l’inversion de voie et de l’inversion de polarité au niveau du canal.

Comment créer une conception DisplayPort TX uniquement ou RX uniquement ?

Vous trouverez des directives générales pour créer une conception DisplayPort TX uniquement ou RX uniquement dans le Guide de l’utilisateur de l’exemple de conception DisplayPort Arria® 10 FPGA IP. Vous pouvez également vous référer à une explication plus détaillée spécifique à la conception DisplayPort TX uniquement dans le AN 883 : Arria® 10 DisplayPort TX-only Design Guide.

4. Exemples de conception

Arria® 10 appareils

• AN 793 : Conception de référence Arria® 10 DisplayPort 4Kp60 avec pipeline de traitement vidéo et image Retransmit
• Manuel d’utilisation de la conception du Arria® 10 DisplayPort TX uniquement
• Arria® 10 Exemple de conception DisplayPort utilisant un connecteur embarqué (TX uniquement)
• Guide de l’utilisateur de l’exemple de conception de détartreur et de mixeur UHD DisplayPort
• AN 900 : conception Arria® 10 DisplayPort 8K RX uniquement.
• AN 889 : Exemple de conception de conversion du format vidéo DisplayPort 8K

5. Débogage

Comment déboguer ma conception DisplayPort ?

Contrôlez l’état d’achèvement de la formation de liaison, le taux de liaison et le nombre de canaux sur la LED utilisateur embarquée du kit de développement.

• Guide de l’utilisateur de l’exemple de conception IP DisplayPort Stratix® 10 FPGA

Surveiller les informations vidéo sur les attributs de flux principal (MSA) et le trafic du canal auxiliaire de formation de liaison via Nios II terminal.

• Guide de l’utilisateur de DisplayPort FPGA IP
• AN 900 : conception 8K RX Arria® 10 DisplayPort uniquement

Calculez la bande passante de résolution vidéo requise et son horloge récupérée.

• Bande passante DisplayPort et calculateur PCR

Traduire la transaction AUX de formation sur le lien DisplayPort

• Outil de traduction AUX de formation DisplayPort Link