Intégrité du signal et intégrité de l’alimentation – Centre de support
Bienvenue dans le Centre d’assistance sur l’intégrité du signal et de l’alimentation !
Vous trouverez ici des informations sur la façon d’assurer l’intégrité du signal et l’intégrité de la puissance dans vos conceptions à grande vitesse.
Profitez de votre voyage!
Obtenez des ressources d’assistance pour les appareils Intel Stratix® 10, Intel Arria® 10 et Intel Cyclone® 10 à partir des pages ci-dessous. Pour les autres appareils, effectuez une recherche à partir des liens suivants : Archive de la documentation, Cours de formation, Vidéos et webcasts, Exemples de conceptionet Base de connaissances.
Lignes directrices et documentation
Conception du conseil d’administration - Lignes directrices générales
- Base de données de connaissances (KDB) Intel® pour tous les FPGA ›
- Conseiller en conception de carte haute vitesse ›
- Centre de ressources sur la conception de carte ›
- Livre blanc sur le guidage de la vitesse de bord du signal d’entrée ›
- Liste de contrôle du réseau de distribution d’électricité (PDN) ›
- AN 574 : Méthodologie de conception du réseau de distribution d’alimentation (PDN) de carte de circuit imprimé (PCB) ›
- AN 613 : Considérations relatives à la conception de l’empilement de circuits imprimés pour les FPGA Intel® ›
Conception de la carte - Instructions relatives aux interfaces de mémoire externe
Conception de la carte - Directives relatives aux émetteurs-récepteurs
- UG-20298 : Directives de conception de l’intégrité du signal d’interface série haute vitesse Intel® Agilex™ famille de périphériques haute vitesse ›
- AN 528: Sélection de matériaux diélectriques de PCB et effet de tissage de fibres sur le routage de canaux à grande vitesse ›
- AN 529 : Via des techniques d’optimisation pour la conception de canaux à grande vitesse ›
- AN 530 : Optimisation de la discontinuité d’impédance causée par les pads de montage en surface pour les conceptions de canaux à grande vitesse ›
- AN 596 : Considérations relatives à la modélisation et à la conception des connecteurs 10 Gbit/s ›
- AN 651 : Routage de rupture de circuit imprimé pour les conceptions de canaux série haute densité au-delà de 10 Gbit/s ›
- AN 672 : Directives de conception de liaison d’émetteur-récepteur pour la transmission à débit de données élevé en Gbit/s ›
- AN 678 : Réglage de liaison haute vitesse à l’aide de circuits de conditionnement de signaux dans les émetteurs-récepteurs Stratix® V ›
- AN 684 : Directives de conception pour 100 Gbit/s - Interface CFP2 ›
- AN 689 : Conception de canaux haute vitesse à l’aide du protocole SFF-8431 ›
- AN 766 : Stratix 10 Devices, Guide de conception de l’interface de signal haute vitesse ›
- Modélisation de la rugosité de surface en cuivre pour les conceptions de canaux multi-gigabits ›
Cours de formation et vidéos
Cours de formation recommandés
Titre |
Type |
Description |
|---|---|---|
En ligne |
Découvrez la nécessité d’une simulation et d’une analyse précises de l’intégrité du signal lors de la conception de circuits intégrés haute vitesse à l’aide d’émetteurs-récepteurs FPGA Intel. |
Vidéos recommandées
Titre |
Description |
|---|---|
Découvrez comment effectuer une simulation de l’intégrité du signal avec un modèle IBIS-AMI émetteur-récepteur Intel Arria 10 dans Advanced Link Analyzer. En outre, cette vidéo couvre les rapports de diagramme oculaire. |
Autres vidéos
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.