Utilisation des outils Boundary-Scan pour programmer des périphériques compatibles ISP
Vous pouvez utiliser des outils d’analyse des limites pour programmer et vérifier les périphériques logiques programmables (PLD) qui prennent en charge la programmabilité dans le système (ISP) qui utilise le contrôleur IEEE Standard 1149.1. L’utilisation d’outils d’analyse des limites pour programmer les périphériques compatibles avec les FAI permet à la programmation des appareils de s’intégrer dans le flux de fabrication standard, réduisant ainsi les délais de commercialisation. Divers fabricants d’outils d’analyse des limites ont participé au développement de la norme IEEE 1532, qui sont pris en charge par ASSET InterTech, Corelis, Gopel Electronic, JTAG Technologies et Temento Systems.
Les fournisseurs d’outils d’analyse des limites suivants prennent en charge les périphériques Intel® FPGA ISP :
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.