Outil de numérisation des limites
L’architecture BOUNDARY-scan test (LEUR) EST capable de tester efficacement les composants sur des BPC avec un espacement du prospect serré. Cette architecture SERA PEUT tester les connexions de broches sans utiliser de sondes de test physiques et capturer des données fonctionnelles pendant qu’un périphérique fonctionne normalement. Les cellules d’analyse limite d’un périphérique peuvent forcer les signaux à être sur des broches ou capturer des données provenant de broches ou de signaux logiques de cœur. Les données des tests forcés sont en série déplacées dans les cellules de boundary-scan. Les données saisies sont décalées en série et externement par rapport aux résultats prévus.
Les outils de numérisation limite disposent d’une capacité de programmabilité système (ISP) qui utilise le contrôleur IEEE Standard 1149.1 pour les périphériques Intel® FPGA, notamment les périphériques MAX® II, MAX® 3000A, MAX® 7000AE et MAX® les périphériques 7000B. Ces périphériques prennent également en charge la programmation IEEE 1532 qui utilise l’interface du port d’accès de test (TAP) IEEE Standard 1149.1.
Documents connexes
Questions-réponses
Liens connexes
- En savoir plus sur la solution Intel FPGA IEEE 1532 ›
- Découvrez le travail de MAX II ›
- Assistance du fournisseur des outils de numérisation des limites ›
- Programmation IEEE 1532 ›
- Langage de test et de programmation standard de jam (LEURR) ›
- Prise en charge du fournisseur JamESERPL ›
- Testeurs en circuit ›
- Assistance du fournisseur des testeurs en circuit ›
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.