Parcours de conception du protocole d’interface FPGA Agilex™ 7

Le parcours interactif de conception d’interface FPGA fournit une liste organisée de documentation pour vous aider à concevoir avec succès une interface logique avec les pilotes logiciels associés pour connecter votre application logique utilisateur aux composants de votre carte tels que la mémoire, les périphériques flash, Ethernet, le serveur hôte aux interfaces FPGA (PCIe ou CXL), les périphériques embarqués via I2C, SPI, UART, USB, etc., ainsi que des interfaces de communication vidéo, sans fil et filaires. La conception de l’interface FPGA fournit une couche d’abstraction entre l’application logique utilisateur et les détails de la carte permettant la portabilité, la réutilisation de la conception et les flux de conception de haut niveau. Sélectionnez l’interface ci-dessous et choisissez l’étape de conception souhaitée dans le volet de navigation de gauche pour trouver les ressources disponibles.

Back to Design Hub

Design with IO Design with GPIO and LVDS IO Design with PHY Lite IP Discover Transceiver Tiles Select Transceiver Tile Design with Transceiver Tiles Design with E-Tile Design with F-Tile Design with P-Tile Design with R-Tile
Discover Ethernet IP Portfolio Design Considerations Design with Ethernet MAC Interfaces Add 100G MAC Interface Add 50G MAC Interface Add 40G MAC Interface Add 25G MAC Interface Add 10G MAC Interface Design with Multi-Rate 10G Ethernet PHY Add Triple Speed Ethernet MAC Interface Add Ethernet MDIO Interface Design with Network Security Protocols Implement MACsec Design with Ethernet Precision Time Protocols Precision Time Protocol (PTP) 1588 Solutions
Design with PCI Express (PCIe) IP Discover PCIe IP Solutions Add PCIe Gen 5 Interface Add PCIe Gen 4 Interface Add PCIe Switch Design with Compute Express Link (CXL) IP Add CXL 1.0/2.0 Interface Design with DMA Controller Add Multi Channel DMA Controller
Design with PHY Lite IP Add PHY Lite Interface Design with Serial Lite Interface Add Serial Lite IV F-Tile (696G) Interface Add Serial Lite IV E-Tile (448G) Interface Design with Interlaken Interface Add Interlaken F-Tile (25G - 675G) Interface Add Interlaken E-Tile (20G - 400G) Interface Design with Optical Transport (OTN) Interface Add OTN Interface
Add DDR Memory Interfaces Add DDR5 Memory Interface Add DDR4 Memory Interface Add LPDDR5 Memory Interface Add QDR-IV Memory Interface Add High Bandwidth Memory (HBM) Interface Add Flash Memory Interfaces Add QSPI Flash Interface Add NAND Flash Interface Add SD/MMC Flash Interface Add On-Chip Memory Add On-Chip Memory Add DMA Controller Add Modular Scatter-Gather DMA Core
Before You Begin Discover Embedded Peripheral IP Portfolio Design with General Purpose IO Add General Purpose IO Soft IP Add HPS GPIO Interface Design with UART Interface Add UART Soft IP Interface Add JTAG UART Interface Add HPS UART Controller Design with JTAG Interface Add JTAG Interface Design with I2C Interface Add I2C Soft IP Interface Add HPS I2C Controller Design with SPI Interface Add SPI Interface Add eSPI Interface Add HPS SPI Controller Design with USB Interface Add HPS USB 2.0 OTG Controller Design with HPS Interface Add Cache Coherency Translator
Design with Video Interfaces Add DisplayPort Interface Add SDI Interface Add HDMI Interface Design with Video and Vision Processing Suite Add Video and Vision Processing Suite
Design with Wireless Radio Interfaces Add CPRI Add eCPRI Add O-RAN Interface Design with ADC/DAC Data Converter Interfaces Add JESD204B Interface Add JESD204C Interface Design with Forward Error Correction IP Add 5G LDPC Interface Add 5G Polar Interface Add Turbo Interface

Liens connexes

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.