Informations sur le conditionnement Intel® FPGA et la température
Les informations sur le package comprennent la référence du code de commande, l’acronyme du package, le matériau leadframe, la finition du prospect (placage), la référence des contours du JEDEC®, la coplanarité des prospects, le poids, le niveau de sensibilité à l’humidité et d’autres informations spéciales. Les informations sur la résistance thermique comprennent le nombre de broches de l’appareil, le nom du package et les valeurs de résistance.
Tableau 2 - Documentation technique du conditionnement et de la température |
---|
Notes de demande et Livres blancs |
AN752 : consignes de manipulation du conditionnement à l’échelle de Intel® FPGA puce au niveau des wafers |
AN657 : gestion thermique et manipulation mécanique des Intel FPGA périphériques TCFCBGA |
AN659 : gestion thermique et manipulation mécanique pour une batterie de puces à puces grille sans couvercle |
AN 114 : Conception de packages BGA haute densité pour les appareils Intel |
AN 353 : recommandations du processus d’assemblage de la carte SMT |
AN 71 : consignes de manipulation des périphériques J-Lead, QFP, BGA, FBGA et lidless |
Difficultés dans la fabrication de composants fiables sans plomb et conformes à RoHS |
Remarque 2 - Pour les autres périphériques qui ne sont pas répertoriés dans le Tableau 1, veuillez consulter la fiche technique sur les informations du package pour les appareils mûres ou visiter les ressources d’assistance des périphériques Intel® FPGA pour trouver plus d’informations sur les collections d’appareils matures et hérités.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.