Ressources d’assistance sur l’optimisation
L’optimisation de la conception peut vous aider à améliorer les performances pour réduire l’utilisation des ressources, le timing étroit et les temps de compilation. Ressources d’assistance pour l’optimisation de la conception, la synthèse physique et l’Explorateur de l’espace de conception (DSE).
le logiciel Intel® Quartus® Prime comprend un large éventail de fonctionnalités pour vous aider à optimiser votre conception en fonction de la zone et du timing.
- Optimisation de la liste de netlists de synthèse physique pour optimiser les conceptions davantage que le processus de compilation standard. La synthèse physique contribue à améliorer les performances de votre conception, quel que soit l’outil de synthèse utilisé.
- L’unité de stockage DSE automatise la recherche des paramètres qui donnent les meilleurs résultats dans toute conception individuelle. DSE explore l’espace de conception de votre conception, applique différentes techniques d’optimisation et analyse les résultats pour vous aider à découvrir les meilleurs paramètres pour votre conception.
- La capacité d’optimisation incrémentielle du logiciel Intel® Quartus® Prime Design Software Pro Edition offre une méthodologie rapide pour converger vers la signature de la conception.
Tableau 1. Documentation de l’assistance sur l’optimisation
Description du chapitre du titre du guide de l’utilisateur | ||
---|---|---|
Guides de l’utilisateur Intel® Quartus® Prime Pro Edition | Optimisation de la zone | Ce chapitre décrit les techniques permettant de réduire l’utilisation des ressources lors de la conception d’appareils Intel®. |
Fermeture et optimisation du timing |
Ce chapitre décrit les techniques permettant d’améliorer les performances de synchronisation lors de la conception de périphériques Intel FPGA. | |
Analyse et optimisation du plan de sol de conception |
Déterminer la disposition (placement) des éléments de votre conception en ressources physiques sur le FPGA périphérique est connu sous le nom de plan de sol. | |
GUI de planificateur de puces | Le gui du planificateur de puces vous aide à visualiser et à modifier l’utilisation des ressources de périphérique pour votre conception. Lorsque vous zoomez, le niveau d’abstraction diminue, se révélant plus précis sur votre conception. | |
Optimisations netlist et synthèse physique | Le logiciel Intel® Quartus® Prime offre des optimisations de netlist pendant la synthèse et une optimisation de la synthèse physique pendant l’adaptation, qui peuvent améliorer les performances de votre conception. |
Tableau 2. Ressources d’assistance sur l’optimisation
Centres de ressources |
Description |
---|---|
Suivre les directives de codage recommandées peut constituer un moyen puissant d’obtenir des résultats de bonne qualité. Reportez-vous à la section Directives de conception et de codage dans le Centre de ressources pour la synthèse et la visionneuse de netlist pour plus d’informations. |
|
Vous pouvez utiliser la compilation incrémentielle pour réduire les temps de compilation et préserver les résultats pendant l’optimisation. |
Tableau 3. Formations et démonstrations de l’assistance à l’optimisation
Titre de la formation |
Description du cours |
---|---|
Débutant Intel® FPGA designer | Ce plan d’apprentissage vous présentera les principes de base des FPGAs, notamment leur histoire, leur structure et leur place dans l’industrie électronique. Elle vous donnera également les connaissances nécessaires pour réaliser votre première FPGA conception. |
Utiliser le logiciel Intel® Quartus® Prime Pro : planificateur de puces |
Découvrez les tâches, les couches et les vues du planificateur de puces et comment effectuer une analyse de conception avec le planificateur de puces. Découvrez comment visualiser les chemins critiques et les estimations de synchronisation physique. Vous verrez également comment utiliser le planificateur de puces pour réaliser une analyse d’énergie et voir la congestion du routage. Vous apprendrez également à réaliser des ECO et à travailler avec des affectations de plan d’étage. |
Fermeture du timing à l’aide de conseillers Quartus II et d’Explorateur de l’espace de conception |
Découvrez comment utiliser le Intel® Quartus® Prime Pro Design Space Explorer II (DSE) comme aide à la compilation à distance et parallèle. |
Bonnes pratiques de conception HDL pour la fermeture du timing |
Découvrez comment résoudre les problèmes de fermeture du timing avec les techniques de conception HDL. |
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.