Centre de ressources d’entrée et de planification
Le centre d’aide à la saisie et à la planification de la conception fournit des ressources pour planifier la structure de conception FPGA, ainsi que des styles de codage HDL qui peuvent améliorer la qualité de la conception.
Introduction
Intel® FPGA fournit des directives sur la planification et la structuration de votre conception, ainsi que des détails sur la gestion de la métastabilité dans votre conception et des styles de codage HDL qui peuvent avoir un effet significatif sur la qualité des résultats de votre conception.
Vous pouvez également vous référer au logiciel de conception Intel® Quartus® Prime pour un aperçu rapide de la saisie et de la planification de la conception.
Tableau 1. Documentation
| Édition Standard | Description |
|
|---|---|---|
| Le logiciel Intel® Quartus® Prime comprend l’outil d’intégration système Platform Designer. Platform Designer simplifie la tâche de définition et d’intégration de composants IP personnalisés (cœurs IP) dans votre conception FPGA. | ||
L’interconnexion Platform Designer est une structure à large bande passante qui vous permet de connecter des composants IP à d’autres composants IP avec diverses interfaces. |
||
Vous pouvez utiliser le logiciel Intel® Quartus® Prime pour analyser le temps moyen entre les défaillances (MTBF) dû à la métastabilité causée par la synchronisation des signaux asynchrones, et optimiser la conception pour améliorer le MTBF de métastabilité. |
||
Ce chapitre fournit des recommandations de style de codage HDL (Hardware Description Language) pour garantir des résultats de synthèse optimaux lors du ciblage de périphériques Intel FPGA. |
||
Ce guide de l’utilisateur décrit les techniques de conception HDL de bas niveau en utilisant de petits blocs de construction architecturaux et des affectations pour spécifier une implémentation matérielle particulière. |
||
| Cette section décrit les techniques de conception de base qui garantissent des résultats de synthèse optimaux pour les conceptions qui ciblent des périphériques Intel FPGA tout en évitant les causes courantes de manque de fiabilité et d’instabilité. | ||
Dans FPGA conceptions, la synchronisation des signaux asynchrones peut entraîner une métastabilité. Vous pouvez utiliser le logiciel Intel® Quartus® Prime pour analyser le temps moyen entre les défaillances (MTBF) dû à la métastabilité. Un MTBF à haute métastabilité indique une conception plus robuste. |
||
Ce guide de l’utilisateur décrit les techniques artisanales que vous pouvez utiliser pour optimiser les blocs de conception pour les modules logiques adaptatifs (ALM). Le document comprend une collection de blocs de construction de circuits et des discussions connexes, et chaque section comprend une liste d’exemples de fichiers de conception que vous pouvez utiliser pour tester et mieux comprendre la dérivation des optimisations plus complexes. |
||
Tableau 2. Formation et démonstrations
Titre |
Description |
|---|---|
Concepteur Intel® FPGA débutant (Connexion requise pour accéder à learning.intel.com) (7 cours en ligne) |
Ce plan d’apprentissage est conçu pour familiariser les personnes ayant une formation en électronique, en architecture informatique ou dans des domaines connexes avec les principes fondamentaux de la FPGAs, couvrant leur histoire, leur structure, leur importance dans l’industrie électronique et leur permettant d’entreprendre leur conception initiale FPGA. Cours de 375 minutes |
Introduction à l’utilisation du logiciel Intel® Quartus® Prime Standard Edition (Cours en ligne) |
Dans cette formation d’introduction, vous vous familiariserez avec les bases de l’environnement de conception logicielle facile à utiliser Intel® Quartus® Prime Standard Edition. Vous apprendrez les étapes impliquées dans le flux de conception FPGA de base et comment utiliser le logiciel dans le flux, en allant de l’entrée de conception à la programmation de l’appareil le tout dans un seul outil. Cours de 80 minutes |
Principes de base de Verilog HDL (Cours en ligne) Principes de base de Verilog HDL (Cours dirigé par un instructeur) |
Ce cours donnera un aperçu du langage de description de matériel (HDL) Verilog et de son utilisation dans la conception logique programmable.
|
|
(Cours dirigé par un instructeur) |
Ce cours dirigé par un instructeur est enseigné dans une salle de classe virtuelle sur 2 demi-journées d’enseignement. Pour effectuer les exercices de laboratoire, vous vous connecterez à un ordinateur distant fourni par Intel FPGA Training et préconfiguré avec tous les outils nécessaires. Les informations requises pour se connecter au système distant seront fournies pendant le cours. 2 demi-journées d’instruction |
Liens connexes
- Guides de l’utilisateur du logiciel Intel® Quartus® Prime Pro et Standard
- Centres d’assistance pour les logiciels FPGA et les outils de développement
- Centres de ressources sur les logiciels de conception FPGA
- Centre d’assistance des logiciels de conception Intel® Quartus® Prime
- Présentation du logiciel de conception Intel® Quartus® Prime
- Ressources d’assistance Intel® FPGA
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.