Centre de ressources de débogage sur puce
À mesure que FPGAs augmenter les performances, la taille et la complexité, le processus de vérification peut devenir un élément essentiel du cycle de conception FPGA. Pour réduire la complexité du processus de vérification, Intel® FPGA fournit un portefeuille d’outils de débogage sur puce. Les outils de débogage sur puce permettent de capturer en temps réel des nœuds internes dans votre conception pour vous aider à vérifier votre conception rapidement sans utiliser d’équipement externe.
Pour obtenir une brève présentation du portefeuille d’outils de débogage sur puce et du planificateur de puces, reportez-vous à la section SignalTap* II Embedded Logic Analyzer sur les pages Produits de vérification et de niveau carte .
Pour rechercher des problèmes de débogage connus sur puce et des solutions d’assistance technique, utilisez Intel® FPGA base de données des connaissances. Vous pouvez également visiter la communauté Intel pour vous connecter et discuter de problèmes techniques avec d’autres utilisateurs Intel® FPGA.
Pour bénéficier d’une assistance technique supplémentaire, utilisez mySupport pour créer, visualiser et mettre à jour les demandes de service.
Ressources de débogage sur puce
Le Tableau 1 fournit des liens vers la documentation disponible sur les outils de débogage sur puce.
Tableau 1. Documentation de référence sur la puce débogage
Ressource |
Description |
---|---|
Débogage rapide de la conception à l’aide de SignalProbe (PDF) |
Ce chapitre du Manuel du logiciel de développement logiciel Intel® Quartus® Prime décrit la fonctionnalité SignalProbe. Cette fonctionnalité rend la vérification de la conception plus efficace en routant rapidement les signaux internes sur les broches d’E/S sans affecter la conception. |
Débogage de la conception à l’aide de l’analyseur logique embarqué SignalTap II (PDF) |
Ce chapitre du Manuel du logiciel de développement logiciel Intel® Quartus® Prime fournit une description du flux de vérification à l’aide de l’analyseur logique embarqué SignalTap II. L’analyseur de logique embarqué SignalTap II débogue une conception FPGA en sondant les signaux internes dans la conception pendant que la conception fonctionne à pleine vitesse. |
Débogage dans le système à l’aide d’analyseurs de logiques externes (PDF) |
Ce chapitre du manuel du logiciel de développement logiciel Intel® Quartus® Prime fournit des informations sur la fonctionnalité d’interface de l’analyseur logique. Cette fonctionnalité connecte un grand ensemble de signaux de périphérique interne à un petit nombre de broches de sortie pour le débogage et vous permet de tirer parti des fonctionnalités avancées de votre analyseur logique externe. |
Ce chapitre du manuel du logiciel de développement logiciel Intel® Quartus® Prime décrit l’éditeur de contenu de mémoire dans le système. Cette fonctionnalité permet d’accéder en lecture et en écriture aux FPGA mémoires et constantes dans le système grâce à l’interface JTAG. |
|
Débogage de la conception à l’aide de sources et de sondes in-système (PDF) |
Ce chapitre du Manuel du logiciel de développement logiciel Intel® Quartus® Prime décrit la fonctionnalité des sources système et des sondes. Cette fonction installe des chaînes de registre personnalisées pour piloter ou échantillonner n’importe quel nœud logique de votre conception, ce qui permet d’entrer facilement un simple travail de travail virtuel et de saisir la valeur actuelle des nœuds déconcés. |
Débogage des liens de l’émetteur-récepteur à l’aide du logiciel Intel® Quartus® Prime (PDF) |
Ce chapitre du manuel du logiciel Intel® Quartus® Prime décrit comment utiliser le nouveau kit d’outils d’émetteur-récepteur introduit dans le logiciel Intel® Quartus® Prime Software v10.0 pour vérifier les liens haut débit des appareils Intel® FPGA basés sur l’émetteur-récepteur dans votre système. Intel® FPGA fournit également des exemples de conception dans ce chapitre pour vous aider à démarrer avec le kit d’outils d’émetteur-récepteur. |
Ce manuel de référence décrit la mégafunction JTAG virtuelle, également appelée la sld_virtual_jtag mégafunction. Le sld_virtual_jtag megafunction permet d’utiliser facilement le port JTAG comme interface de communication simple, vous permettant de développer des solutions de débogage personnalisées. |
|
AN 323 : Utiliser des analyseurs de logique embarquée SignalTap II dans les systèmes SOPC Builder (PDF) |
Cette note d’application décrit comment utiliser l’analyseur logique SignalTap II pour surveiller les signaux situés à l’intérieur d’un module système généré par SOPC Builder. Concevoir des fichiers pour AN 323 : à l’aide des analyseurs de logique embarqués SignalTap II dans les systèmes SOPC Builder. |
AN 446 : débogage des systèmes Nios® II avec l’analyseur logique SignalTap II (PDF) |
Cette note d’application examine l’utilisation du plug-in Nios II dans l’analyseur logique SignalTap II et présente les capacités, les options de configuration et les modes d’utilisation du plug-in. |
Manuel du développeur de logiciels Nios® II | Nios® II l’historique de révision du manuel du développeur de logiciels. |
Le Tableau 2 fournit des liens vers les formations et démonstrations disponibles sur les outils de débogage sur puce.
Tableau 2. Formations et démonstrations de débogage sur puce
Ressource |
Description |
---|---|
Analyseur logique embarqué SignalTap II |
Ce cours de formation en ligne fournit une procédure pas à pas approfondie sur l’utilisation de l’analyseur logique SignalTap II. |
Ce cours de formation en ligne permet de vérifier les liens de l’émetteur-récepteur haut débit sur votre carte à l’aide du kit d’outils de l’émetteur-récepteur (introduit dans le logiciel Intel® Quartus® Prime v10.0). Il s’agit d’un cours en ligne de 40 minutes. |
|
Déboguer et communiquer avec un FPGA à l’aide de la mégafunction virtuelle JTAG |
Cette formation est une introduction sur l’utilisation de la mégafunction virtuelle JTAG. |
L’outil de débogage et d’analyse des logiciels Intel® Quartus® Prime |
Découvrez les fonctionnalités avancées (y compris l’utilisation d’outils de débogage sur puce) du logiciel Intel® Quartus® Prime qui vous permettent de vérifier votre conception. |
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.