MAX® 10 FPGA Centre de développement
Le centre de développement FPGA est organisé en étapes standard de l’industrie, ce qui vous fournit diverses ressources pour compléter votre conception FPGA. Chaque étape de conception est détaillée dans les sous-sections extensibles avec des liens qui vous permettent de sélectionner et de passer d’une série d’appareils de génération 10 à l’autre.
1. Informations sur l’appareil
Documentation
2. Protocoles d’interface
Documentation
| Guides de l’utilisateur / Présentation de l’appareil / Fiche technique de l’appareil |
|---|
| Interface de la mémoire externe |
Guide de l’utilisateur de l’interface de mémoire externe MAX® 10 |
Centre d’assistance IP pour les interfaces de mémoire externe |
Guides de l’utilisateur / Notes applicatives |
|---|
| Ethernet |
Manuel d’utilisation du cœur IP Ethernet à triple vitesse FPGA |
| Guides de l’utilisateur |
|---|
| Inclus |
Exemples de conception |
Version |
|---|---|
16.0 |
|
16.0 |
3. Planification de la conception
Documentation
Guides de l’utilisateur / Présentation de l’appareil / Fiche technique de l’appareil |
|---|
Formation et vidéos |
|---|
Conception de systèmes d’E/S rapides et faciles avec BluePrint |
4. Saisie du design
Documentation
Le logiciel Quartus® Prime Pro Edition offre un synthétiseur mature qui vous permet d’entrer vos designs avec un maximum de flexibilité. Si vous débutez dans ces langages, vous pouvez utiliser des exemples en ligne ou des modèles intégrés pour démarrer.
Le logiciel Quartus® Prime Pro Edition propose des modèles Verilog et VHDL de structures fréquemment utilisées. Pour plus d’informations sur l’utilisation de ces modèles, reportez-vous à la section « Utilisation des modèles HDL fournis » du manuel Quartus® Prime Pro.
Guides de l’utilisateur / Présentation des appareils / Fiche technique / Livre blanc |
|---|
Manuel Quartus® Prime Standard Edition Volume 1 Conception et synthèse |
Application des avantages du réseau sur une architecture de puce à FPGA conception de systèmes |
Téléchargements de logiciels |
|---|
Centre de téléchargement pour toutes les versions du logiciel Quartus® Prime |
5. Simulation et vérification
Documentation
Guides de l’utilisateur / Présentation de l’appareil / Fiche technique de l’appareil / Notes d’application |
|---|
Guide de l’utilisateur de Quartus® Prime Standard Edition : simulation tierce |
Démarrage rapide de la simulation pour l’édition ModelSim-Intel FPGA |
Simulation du modèle Reed-Solomon avec le logiciel Visual IP |
Simulation du modèle turbo encodeur/décodeur avec le logiciel Visual IP |
AN 585 : Débogage de simulation à l’aide de testbench Ethernet triple vitesse |
6. Mise en œuvre et optimisation
Documentation
Guides de l’utilisateur / Présentation de l’appareil / Fiche technique de l’appareil |
|---|
| Guides de l’utilisateur des logiciels Quartus® Prime Pro et Standard |
| MAX® CPLD et FPGAs |
7. Analyse du calendrier
Documentation
Guides de l’utilisateur / Présentation de l’appareil / Fiche technique de l’appareil / Notes d’application |
|---|
Livre de recettes de l’analyseur de synchronisation Quartus® Prime |
AN 366 : Comprendre la synchronisation de sortie des E/S pour les périphériques FPGAs |
AN 471 : Analyse FPGA PLL hautes performances avec TimeQuest |
AN 433 : Contrainte et analyse des interfaces synchrones source |
AN 775 : Directives de génération d’informations de synchronisation des E/S |
8. Débogage sur puce
Documentation
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.