Centre de développement de cartes mères

Le Centre de solutions pour la conception de cartes fournit des ressources liées à la conception de cartes pour FPGAs. L’objectif est de vous aider à implémenter avec succès des circuits imprimés haute vitesse qui intègrent FPGAs et d’autres éléments.

Cette note d’application fournit les directives de conception de PCB recommandées pour certaines des options de package les plus complexes offertes pour les périphériques programmables Intel. Les concepteurs doivent également se reporter aux directives de conception de la carte mère documentées pour la famille de dispositifs spécifique.

Chaque famille FPGA a ses propres directives de connexion des broches. Ces directives ne sont que des recommandations d’Intel. Il incombe au concepteur d’appliquer les résultats de la simulation à la conception et de vérifier le bon fonctionnement de l’appareil.

Intel fournit FPGA feuilles de travail d’examen des schémas destinées à vous aider à examiner votre schéma et à respecter les directives d’Intel. Ces feuilles de calcul sont basées sur les directives de connexion des broches respectives des périphériques et d’autres documents Intel référencés applicables aux connexions des broches au niveau de la carte qui doivent être pris en compte lorsque vous finalisez votre schéma.

Les outils d’analyse de puissance d’Intel, notamment les estimateurs de puissance précoce et le logiciel Quartus® Prime Power Analyzer, vous permettent d’estimer la consommation d’énergie depuis le début de la conception jusqu’à la mise en œuvre de la conception. Au fur et à mesure que vous fournissez plus de détails sur les caractéristiques de votre conception, la précision de l’estimation est améliorée par la technologie de l’analyseur de puissance.

L’outil de conception PDN offre un moyen rapide, précis et interactif de déterminer le bon nombre de condensateurs de découplage pour des compromis optimaux en termes de coûts et de performances.

Intel propose un portefeuille d’outils de débogage sur puce. Les outils de débogage sur puce permettent de capturer en temps réel les nœuds internes de votre conception pour vous aider à vérifier rapidement votre conception sans utiliser d’équipement externe.

Intel fournit des fichiers BSDL (boundary-scan description language) pour les spécifications IEEE Standard 1149.1, IEEE Standard 1149.6 et IEEE Standard 1532. Les fichiers BSDL fournissent une syntaxe qui permet à l’appareil d’exécuter le test BST (boundary-scan test) et la programmabilité dans le système (ISP).

Un point de départ pour comprendre et utiliser rapidement les produits, documents et ressources Intel®.

Vous disposez de plusieurs options pour le téléchargement de logiciels, les mises à jour logicielles et la prise en charge supplémentaire des appareils. L’option que vous choisissez dépend de votre vitesse de téléchargement, des exigences de conception et des méthodes d’installation.

FPGA Technical Training propose des formations pour vous aider à affûter votre avantage concurrentiel. Profitez de l’interactivité de l’un de nos cours avec instructeur/en classe virtuelle, ou de la flexibilité et de la commodité d’un cours en ligne dès aujourd’hui.

L’indicateur d’alimentation illustre le flux principal de l’alimentation électrique à travers un arbre de convertisseurs d’alimentation qui convertissent l’alimentation principale en tension et en courant nécessaires pour piloter diverses charges. Chaque conception FPGA a des exigences uniques en matière de consommation d’énergie qui nécessitent un arbre d’alimentation unique.

Ce livre blanc explique comment identifier les différents rails associés aux appareils Intel®, analyser les besoins en énergie et sélectionner les modules de régulation de tension appropriés. Ce livre blanc présente également un exemple de conception pratique.

De nombreux FPGAs et SoC actuels ont plusieurs rails d’alimentation qui doivent être allumés dans un ordre spécifique et surveillés pendant l’exécution pour garantir le bon fonctionnement de l’appareil. Pour plus d’informations, reportez-vous à la note d’application du contrôleur de gestion de carte AN 761.

Intel fournit des solutions pour une multitude de protocoles de mémoire SDRAM et SRAM grand public ainsi que pour les technologies de mémoire série, telles que Hybrid Memory Cube (HMC) et Bandwidth Engine. Nos solutions d’interface mémoire comprennent des options de contrôleur de mémoire haute performance, des options de PHY de mémoire et des options de front-end multi-ports.

Voir les bibliothèques d’empreinte et les symboles PCB pour Cadence Capture CIS et Allegro Design Entry HDL (Allegro DE-HDL).

Consultez les bibliothèques d’empreinte PCB pour les outils de conception de circuits imprimés Mentor Graphics.

Ce site Web contient des fichiers téléchargeables répertoriant FPGA descriptions de brochages. Il existe jusqu’à trois types de fichiers pour chaque périphérique : les fichiers Portable Document Format (.pdf), les fichiers texte (.txt) et les fichiers Microsoft* Excel (.xls).

Ce site Web fournit les connexions de broches recommandées pour chaque appareil. Remarque : vous devez appliquer les résultats de simulation à la conception pour vérifier le bon fonctionnement de l’appareil.

Ce site Web contient des informations sur l’analyse et l’estimation de la puissance. L’analyse de la puissance et les premiers estimateurs de puissance vous permettent d’estimer la consommation d’énergie depuis le début de la conception jusqu’à la mise en œuvre de la conception.

Ce site Web contient des informations sur la conception du réseau de distribution d’alimentation (PDN). Pour chaque bloc d’alimentation, vous devez choisir un réseau de condensateurs de découplage en vrac et en céramique. Bien que vous puissiez utiliser la simulation SPICE pour simuler le circuit, l’outil de conception PDN offre un moyen rapide, précis et interactif de déterminer le bon nombre de condensateurs de découplage pour des compromis optimaux en termes de coûts et de performances.

Ce site Web fournit des informations sur la gestion thermique. La gestion thermique est une considération importante de la conception. Les packages d’appareils Intel® sont conçus pour minimiser la résistance thermique et maximiser la dissipation de puissance. Certaines applications dissipent plus d’énergie et nécessitent des solutions thermiques externes, notamment des dissipateurs thermiques.

Cette page contient des liens vers la résistance thermique et les détails du package pour toutes les familles d’appareils.

Ce site Web fournit des feuilles de travail d’examen de schémas pour vous aider à examiner votre schéma et à respecter les directives de conception.

Ce site Web contient des informations sur les effets de ligne de transmission, l’inadéquation d’impédance, l’atténuation du signal, la diaphonie et les sorties de commutation simultanée.

Ce site Web contient des informations sur les kits SPICE pour FPGAs. Les kits SPICE pour FPGAs fournissent des modèles qui prennent en charge une grande variété de fonctionnalités d’E/S en termes de processus, de tension et de température (PVT).

Ce site Web contient des informations sur les modèles IBIS. Le modèle IBIS permet le développement de modèles de dispositifs qui préservent la nature propriétaire des conceptions de dispositifs à circuit intégré, tout en fournissant des modèles riches en informations pour l’intégrité du signal et l’analyse de compatibilité électromagnétique (CEM).

Ce document est une ligne directrice pour les schémas et conceptions de circuits imprimés associés aux systèmes haute vitesse.

Cette note d’application s’adresse aux concepteurs de circuits imprimés qui prévoient d’utiliser des appareils basés sur des émetteurs-récepteurs à haut débit et aborde deux sujets de conception clés :

• Sélection des matériaux diélectriques
• Inclinaison supplémentaire introduite par paires différentielles en raison des variations locales de la constante diélectrique (Er), résultant du motif de tissage en fibre de verre dans un matériau diélectrique.

Il traite également des différentes stratégies que vous pouvez employer pour compenser l’effet de tissage de fibre de verre, développe les connaissances existantes et énumère divers documents techniques pour plus d’informations.

Ce site Web vous permet de télécharger l’outil Board Skew Parameter Tool. Les résultats de l’outil d’inclinaison de la carte sont basés sur les délais de trace de la carte de circuits imprimés simulés, les retards de conditionnement de l’appareil (le cas échéant) et les formules du Manuel des paramètres des interfaces de mémoire externe. L’outil prend l’entrée fournie et calcule les paramètres d’inclinaison.

Ce document vous guide dans la révision de la disposition d’une carte à l’aide d’un FPGA. Le contenu technique est divisé en domaines d’intervention tels que les plans d’alimentation et l’empilement, les signaux critiques, le montage des composants et les connecteurs.

Bibliothèques d’empreinte PCB pour outils PCB Cadence* Allegro.

Bibliothèque Mentor Graphics* Expedition Tool Footprint (informations sur les paquets physiques).

Commencez ici pour découvrir tous les outils, exemples, documentation et formations disponibles pour vous aider à mettre en place des circuits imprimés et à déboguer votre conception FPGA.

Les fichiers BSDL IEEE 1149.1 disponibles sur ce site Web sont utilisés pour la BST pré- et post-configuration.

La boîte à outils EMIF vous permet de diagnostiquer et de déboguer les problèmes d’étalonnage et de produire des rapports de marge pour votre interface de mémoire externe.

La boîte à outils de l’émetteur-récepteur aide les concepteurs de cartes et de FPGA à valider l’intégrité du signal de liaison de l’émetteur-récepteur en temps réel dans un système et à améliorer le temps de mise en place de la carte. Testez le taux d’erreur sur les bits (BER) tout en exécutant simultanément plusieurs liens à votre débit de données cible pour valider la conception de votre carte.

La console système est un outil de débogage flexible au niveau du système qui aide les concepteurs à déboguer rapidement et efficacement leur conception pendant que la conception s’exécute à pleine vitesse dans un FPGA. La console système permet aux concepteurs d’envoyer des transactions de lecture et d’écriture au niveau du système dans leur Platform Designer (anciennement Qsys) pour aider à isoler et identifier les problèmes. Il fournit également un moyen rapide et facile de vérifier les horloges système et de surveiller les états de réinitialisation, ce qui peut être particulièrement utile lors de la mise en route de la carte.

Découvrez les outils et modèles d’intégrité du signal ainsi que l’analyse et l’estimation de la puissance.

Informations sur l’emballage, notamment les codes de commande, l’acronyme du colis, le matériau du châssis, la finition du plomb (placage), la référence du contour JEDEC*, la coplanarité du plomb, le poids, le niveau de sensibilité à l’humidité et d’autres informations spéciales. Les informations sur la résistance thermique comprennent le nombre de broches de l’appareil, le nom du conditionnement et les valeurs de résistance.

Le manuel EMIF (External Memory Interface) contient des informations et de la documentation concernant la conception d’interfaces de mémoire externe, la mise en œuvre et le paramétrage de la propriété intellectuelle (IP), la simulation, le débogage et bien plus encore.

Vous pouvez utiliser cet utilitaire de résolution des problèmes pour vous aider à identifier les causes possibles de l’échec d’une tentative de configuration FPGA. Bien que cet utilitaire de résolution des problèmes ne couvre pas tous les cas possibles, il identifie la majorité des problèmes rencontrés lors de la configuration.

Une collection complète de documentation FPGA, de vidéos pratiques, un forum communautaire, des cours de formation en ligne et un magasin de conception où les clients peuvent accéder à un éventail d’exemples de conception FPGA. Des heures de vidéos d’ingénieur à ingénieur fournissent une visite visuelle de la résolution de problèmes de conception courants.

Ce cours Manufacturing Advantage Services (MAS) partage les recommandations de fabrication d’Intel pour faciliter l’excellence de fabrication de nos clients.

Directives pour la manipulation des dispositifs J-Lead, QFP, BGA, FBGA et FBGA sans couvercle (AN71)

Cette note d’application fournit des directives pour la manipulation des dispositifs J-Lead, Quad Flat Pack (QFP) et Ball-Grid Array (BGA, y compris FineLine BGA [FBGA] et boîtier FBGA sans couvercle) afin de préserver la qualité de ces dispositifs pendant le stockage, l’expédition et le transfert et de garantir une soudure plus facile.

Gestion thermique et manutention mécanique des appareils FPGA TCFCBGA (AN657)

Cette note d’application fournit des conseils sur la gestion thermique et la manipulation mécanique des composites thermiques à matrice à billes à puce inversée (TCFCBGA) pour les dispositifs Arria® V FPGA.

Gestion thermique et manutention mécanique pour réseau de billes à puce inversée sans couvercle (AN659)

Cette note d’application fournit des conseils sur la gestion thermique et la manipulation mécanique des matrices à billes sans couvercle (FCBGA) pour les appareils FPGA.

Guidelines for Handling Altera Wafer Level Chip Scale Package (WLCSP) (AN752)

Des précautions appropriées doivent être prises lors de la manipulation des composants WLCSP (Wafer Level Chip Scale Package).

Recommandations relatives au processus d’assemblage des cartes SMT (AN353)

Décrit les différences entre la soudure conventionnelle et la soudure sans plomb. Fournit des directives et des recommandations pour la soudure par refusion des périphériques Intel® sans plomb.

Défis liés à la fabrication de composants fiables sans plomb et conformes à la directive RoHS (Livre blanc)

Ce livre blanc présente certaines des modifications nécessaires et Altera® solutions d’emballage disponibles pour répondre aux exigences de fiabilité et d’utilisabilité des produits sans plomb et conformes RoHS.