Arria® 10 Centre de développement FPGA

Le centre de développement FPGA est organisé en étapes standard de l’industrie, ce qui vous fournit diverses ressources pour compléter votre conception Intel® FPGA. Chaque étape de conception est détaillée dans les sous-sections extensibles avec des liens qui vous permettent de sélectionner et de passer d’une série d’appareils de génération 10 à l’autre.

Centre de conception Agilex™ 7 Centre de développement Stratix® 10 Centre de développement Arria® 10 Centre de développement Cyclone® 10 Centre de développement MAX® 10

1. Informations sur l’appareil

Documentation

Guides de l’utilisateur / Présentation de l’appareil / Fiche technique de l’appareil / Notes d’application

Manuel Intel® Arria® 10 Core Fabric et E/S à usage général

Fiche technique de l’appareil Intel Arria 10

Présentation du périphérique Intel Arria 10

Intel Arria 10 errata de périphérique GX/GT et recommandations de conception

Manuel d’utilisation de l’émetteur-récepteur Intel Arria 10 PHY

Considérations sur le séquencement de l’alimentation pour les périphériques Intel® Cyclone® 10 GX, Intel Arria 10 et Intel® Stratix® 10

Guide de l’utilisateur du cœur IP Intel FPGA IOPLL (Intel FPGA E/S phase Locked Loop)

Guide de l’utilisateur des cœurs IP d’ID de la puce Intel FPGA

Intel Arria 10 External Memory Interfaces IP Guide de l’utilisateur

Guide de l’utilisateur de l’exemple de conception IP d’interfaces de mémoire externe Intel Arria 10

Notes de mise à jour du cœur IP de l’interface mémoire externe Intel Arria 10

Guide de l’utilisateur de l’outil PDN (PowerDelivery Network) 2.0 spécifique à l’appareil

Manuel d’utilisation du cœur IP du capteur de tension Intel FPGA

Guide de l’utilisateur de l’estimateur de puissance précoce pour Intel Arria 10 FPGAs

Manuel d’utilisation du cœur IP du capteur de température Intel FPGA

Directives de connexion des broches de la famille de périphériques Intel Arria 10 GX, GT et SX

Guide de l’utilisateur Intel FPGA Parallel Flash Loader IP Core

Guide de l’utilisateur du noyau IP Intel FPGA ASMI Parallel II

Guide de l’utilisateur Intel FPGA ASMI Parallel IP Core

Guide de l’utilisateur Intel FPGA Remote Update IP Core
Directives de mise en œuvre de la conception de PHYLite

AN 556 : Utilisation des fonctions de sécurité de conception dans Intel FPGAs

AN 496 : Utilisation du cœur IP de l’oscillateur interne

AN 522 : Mise en œuvre de l’interface LVDS de bus dans les familles de périphériques Intel FPGA prises en charge
AN 756 : Intel FPGA GPIO à Intel FPGA

AN 711 : Fonctions de réduction de puissance des appareils Intel Arria 10

AN 728 : Reconfiguration PLL D’E/S ET DÉPHASAGE DYNAMIQUE POUR LES APPAREILS DU Intel Arria 10

AN 737 : Détection et récupération SEU dans les périphériques Intel Arria 10

AN 738 : Directives de conception des appareils Intel Arria 10

AN 742 : Conceptions de référence du contrôleur PMBus SmartVID

AN 370 : Utilisation du chargeur flash série Intel FPGA avec le logiciel Intel® Quartus® Prime
Tout voir Voir moins

Exemples de conception

Conception de référence du capteur de température interne Intel Arria10

Intel Arria 10 Reconfiguration des profils multiples IOPLL
Tout voir Voir moins
Formation et vidéos
Atténuation des perturbations d’événement unique sur les périphériques Intel Arria 10
Atténuation SEU dans les périphériques Intel FPGA : étiquetage hiérarchique
Reconfiguration partielle pour les appareils Intel Arria 10 : directives de conception et exigences de l’hôte
Reconfiguration partielle pour les appareils Intel Arria 10 : introduction et affectation de projet
Reconfiguration partielle pour les appareils Intel Arria 10 : fichiers de sortie et démonstration
Reconfiguration partielle pour les périphériques Intel Arria 10 : PR IP Core & Project Flow
Conditionnement avancé du signal pour émetteurs-récepteurs Intel Arria 10 FPGA
Création d’interfaces avec Intel Arria 10 émetteurs-récepteurs haute vitesse
Synchronisation de l’émetteur-récepteur de génération 10
Principes de base de l’émetteur-récepteur pour les appareils 20 nm et 28 nm
Intel Arria 10 vidéos de l’appareil
Tout voir Voir moins

Kits de développement

Kit de développement FPGA Intel Arria 10 GX

Kit de développement Signal Integrity de l’émetteur-récepteur Intel Arria 10 GX

Kit de développement SoC Intel Arria 10

Intel® Programmable Acceleration Card (Intel® PAC) avec Intel Arria 10 GX FPGA
Tout voir Voir moins

Intel FPGA Wiki

Intel Arria 10 exemples de conception de base LVDS

Capteur de tension Intel Arria 10
Tout voir Voir moins

2. Protocoles d’interface

Documentation

Guides de l’utilisateur
Interface de la mémoire externe

Intel Arria 10 External Memory Interfaces IP Guide de l’utilisateur

Guide de l’utilisateur de l’exemple de conception IP d’interfaces de mémoire externe Intel Arria 10

Guide de l’utilisateur de Intel FPGA PHYLite for Parallel Interfaces IP Core
Tout voir Voir moins

Guides de l’utilisateur / Notes applicatives
Ethernet

Manuel d’utilisation du cœur IP Ethernet Intel FPGA triple vitesse

Intel FPGA Manuel d’utilisation du MAC Ethernet 10G à faible latence

Manuel d’utilisation du cœur IP Ethernet Intel Arria 10 25 Gbit/s

Manuel d’utilisation du cœur IP Ethernet 50 Gbit/s

Manuel d’utilisation du cœur IP Ethernet 100-Gbit/s à faible latence

Guide de l’utilisateur du cœur IP Ethernet 40 Gbit/s à faible latence

Manuel d’utilisation de l’émetteur-récepteur Intel Arria 10 PHY

AN 585 : Débogage de simulation à l’aide de testbench Ethernet triple vitesse

AN 647 : Conception de référence d’Ethernet triple vitesse à port unique et de puce PHY embarquée

AN 735 : Directives de migration du cœur IP du MAC 10G Ethernet 10G Intel FPGA faible latence

AN 808 : Directives de migration du sous-système Ethernet 10 Intel Arria à Intel Stratix 10 pour le sous-système Ethernet 10G

AN 795 : Directives de mise en œuvre du sous-système Ethernet 10G utilisant un cœur IP MAC 10G à faible latence dans les périphériques Intel Arria 10

AN 699 : Utilisation de la boîte à outils de conception Ethernet Intel FPGA

AN 701 : MAC Ethernet 10G évolutif à faible latence utilisant le PHY Intel Arria 10 1G/10G

AN 794 : Conception de référence MAC et XAUI PHY Ethernet 10G à faible latence Intel Arria 10

AN 744 : Conception de référence Ethernet triple vitesse évolutive pour les appareils du Intel Arria 10
Tout voir Voir moins

Guides de l’utilisateur
PCI Express*

Intel Arria 10 IP dur pour cœurs IP PCI Express*

Guide de l’utilisateur de l’interface Avalon®-ST Intel Arria 10 et Intel Cyclone 10 pour PCIe*

Guide de l’utilisateur de l’interface DMA Intel Arria 10 ou Intel Cyclone 10 Avalon MM pour les solutions PCIe

Guide de l’utilisateur de l’interface Intel Arria 10 et Intel Cyclone 10 Avalon MM pour PCIe

Guide de l’utilisateur de l’interface Avalon-ST Intel Arria 10 avec les solutions PCIe SR-IOV

Guide de l’utilisateur Intel Arria 10 CvP Initialization and Partial Reconfiguration over PCI Express
Tout voir Voir moins

Notes applicatives / Guide de l’utilisateur de la conception de référence

PCI Express : Migration vers la Intel Stratix 10 de Intel Arria 10 pour les interfaces DMA Avalon-MM et Avalon-MM

Conception de référence DMA PCI Express utilisant la mémoire externe

Conception de référence hautes performances PCI Express
Tout voir Voir moins

Guides de l’utilisateur / Notes applicatives
Autre IP série

Guide de l’utilisateur JESD204B cœur IP

Guide de l’utilisateur du cœur IP RapidIO® II

AN 753 : Rapport d’extraction du cœur IP Intel FPGA JESD204B et de l’ADI AD6676

AN 749 : Rapport de vérification du cœur IP Intel FPGA JESD204B et de l’ADI AD9144

AN 809 : Caractéristiques et différences d’interface du cœur IP SerialLite III entre les Intel Stratix 10, Intel Arria 10 et Intel Stratix V

Différences entre les caractéristiques et l’interface du cœur IP d’Interlaken entre les périphériques Intel Stratix 10, Intel Arria 10 et Intel Stratix V
Tout voir Voir moins

Guides de l’utilisateur
Traitement numérique du signal (DSP)

Guide de l’utilisateur LDPC IP Core

Guide de l’utilisateur du noyau IP Intel FPGA_CORDIC

Guide de l’utilisateur BCH IP Core

Guide de l’utilisateur FFT IP Core

Guide de l’utilisateur du FIR II IP Core

Guide de l’utilisateur Viterbi IP Core

guide de l’utilisateur turbo cœur IP

Guide de l’utilisateur des cœurs IP à virgule flottante

Guide d’utilisation du noyau IP Reed-Solomon à haute vitesse

Guide de l’utilisateur Reed-Solomon II IP Core

Guide de l’utilisateur du NCO IP Core

Guide de l’utilisateur du noyau IP du générateur de nombres aléatoires
Tout voir Voir moins

Guides de l’utilisateur
Intégré

Guide de l’utilisateur IP des périphériques embarqués
Tout voir Voir moins
Guides de l’utilisateur
Audio et vidéo
Guide de l’utilisateur du cœur IP SDI II Intel® FPGA
Tout voir Voir moins
Exemples de conception
Interface de la mémoire externe Version

Intel Arria 10 DDR3 x40 avec kit d’outils de débogage EMIF

15.0
Tout voir Voir moins

Guides de l’utilisateur des exemples de conception
Ethernet

Manuel d’utilisation de l’exemple de conception Ethernet 25G

Guide de l’utilisateur de l’exemple de conception Ethernet 50G

Guide de l’utilisateur de l’exemple de conception Ethernet 100G à faible latence

Manuel d’utilisation de l’exemple de conception Ethernet 40G à faible latence

Manuel Intel FPGA d’utilisation de l’exemple de conception MAC 10G Ethernet 10G à faible latence pour les périphériques Intel Arria 10
Tout voir Voir moins

Guides de l’utilisateur des exemples de conception
PCI Express*

Intel Arria 10 et Intel Cyclone 10 Guide de l’utilisateur des exemples de conception de l’IP matérielle Avalon-ST pour PCIe

Guide de l’utilisateur des exemples de conception Intel Arria 10 et Intel Cyclone 10 Avalon MM pour PCIe
Tout voir Voir moins

Guides de l’utilisateur des exemples de conception
Autre IP série

Guide de l’utilisateur de l’exemple de conception d’JESD204B cœur IP

Guide de l’utilisateur de l’exemple de conception Intel FPGA JESD204B pour les périphériques Intel Arria 10
Tout voir Voir moins

Formation et vidéos
Interface de la mémoire externe

Guide pour l’estimateur de spécifications de la nouvelle interface mémoire externe (EMIF)

Tutoriel sur le sélecteur de périphérique d’interface de mémoire externe

Présentation de BluePrint Platform Designer pour les conceptions d’interfaces de mémoire externe Partie 1 sur 2

Présentation de BluePrint Platform Designer pour les conceptions d’interfaces de mémoire externe Partie 2 de 2

PHY de ping-pong DDR4

Comment générer Intel Arria 10 exemple de conception EMIF

Création de plusieurs conceptions de mémoire Intel Arria 10 avec Qsys

Simulation d’une interface mémoire externe Intel Arria 10

Intel Arria 10 FPGA & SoC EMIF

Comment implémenter la réorganisation des packages dans la conception d’interfaces de mémoire externe dans les Intel Stratix 10 et Intel Arria 10

Synchronisation de la carte pour l’IP EMIF Intel Arria 10

Mise en œuvre d’une contrainte excessive dans l’interface mémoire externe Intel Arria 10

Contrôle automatisé des interfaces de mémoire externe Intel FPGA directives de disposition des cartes

Kit d’outils d’interface de mémoire externe Intel Arria 10

Intel Arria 10 Exemple de générateur de trafic EMIF

Utilisation du processeur Soft Nios® pour déboguer les interfaces de mémoire externe Intel Arria 10

Intel Arria 10 Diagramme de l’œil 2D de l’interface de mémoire externe 10

Marge du pilote de l’interface mémoire externe Partie 1

Marge du pilote de l’interface mémoire externe Partie 2

Comment créer RLDRAM3 kit de développement EMIF Design for Arria 10 et tester l’état d’étalonnage à l’aide de la boîte à outils EMIF

Intel FPGA Démo PHYLite Partie 1

Intel FPGA Démo PHYLite Partie 2

Création d’interfaces parallèles avec Intel FPGA PHYLite IP

Comment effectuer le placement de broches de groupe pour PHYLite IP

Génération d’un exemple de simulation de conception PHYLite dans ModelSim* en 16.1 avec Intel Arria 10

Comment créer le bloc OCT pour le tampon d’E/S de terminaison calibrée dans Intel FPGA IP PHYLIte

Comment estimer la latence du chemin d’entrée et de sortie PHYLite Arria 10 / Intel Stratix 10

Comment configurer les contraintes de délai d’entrée et de sortie A10 /S10 Intel FPGA PHYLite

Comment configurer les paramètres de synchronisation de la reconfiguration dynamique de PHYLite IP

Introduction à l’IP des interfaces mémoire dans les appareils Intel Arria 10 et Intel Stratix 10

Intégration de l’IP des interfaces mémoire dans les périphériques Intel Arria 10

Vérification de l’IP des interfaces mémoire dans les périphériques Intel Arria 10

Débogage sur puce de l’IP des interfaces mémoire dans les périphériques Intel Arria 10
Tout voir Voir moins

Conceptions de référence
PCI Express*

Conception de référence DMA hôte à mémoire Avalon® PCIe* en Intel Arria 10 parties1

Conception de référence DMA hôte PCIe Avalon mémoire en Intel Arria 10 Partie 2
Tout voir Voir moins

Vidéos de démarrage rapide
Autre IP série

Vidéo de démarrage rapide de Intel FPGA JESD204B IP
Tout voir Voir moins

Intel FPGA Wiki
Interface de la mémoire externe

Sélecteur de périphérique EMIF

Intel Arria 10 Plusieurs exemples de conceptions EMIF dans Qsys

Guide de l’outil Board Skew Parameter

Intel Arria 10 Guide de simulation EMIF

Génération et modification de fichiers IBIS pour Intel Arria 10 EMIF

Calcul de la perte de canal à partir des résultats de l’assistant de traitement par lots DDRx

Contrôles automatisés de disposition des EMIF

Intel Arria 10 et Intel Stratix 10 Guide de débogage matériel EMIF

Intel Arria 10 Débogage de plusieurs EMIF

Intel Arria 10 Interface graphique de débogage EMIF
Tout voir Voir moins

3. Planification de la conception

Documentation

Guides de l’utilisateur / Présentation de l’appareil / Fiche technique de l’appareil / Notes d’application

Guide d’utilisation pour démarrer : Intel Quartus édition Prime Pro

Guide de l’utilisateur de Platform Designer (Intel Quartus édition Prime Pro)

DSP Builder for Intel FPGAs

AN 738 : Directives de conception des appareils Intel Arria 10

AN 763 : Directives de conception des appareils SoC Intel Arria 10
Tout voir Voir moins

Conceptions de référence

Conception de référence BluePrint Partie 1

Conception de référence BluePrint Partie 2
Tout voir Voir moins

Formation et vidéos

Conception de systèmes d’E/S rapides et faciles avec BluePrint

Présentation de BluePrint Platform Designer pour les conceptions d’interfaces de mémoire externe Partie 1 sur 2

Présentation de BluePrint Platform Designer pour les conceptions d’interfaces de mémoire externe Partie 2 de 2

Outil de planification des ressources et des broches Intel FPGA EMIF (AERP)

Gérer les E/S de l’appareil avec l’outil Pin Planner du logiciel Quartus® II
Tout voir Voir moins

Intel FPGA Wiki

Ressources Intel FPGA EMIF et outil de planification des broches

Intel Arria 10 Planification des broches de l’émetteur-récepteur PHY
Tout voir Voir moins

4. Saisie du design

Documentation

Le logiciel Intel Quartus Prime Pro Edition offre un synthétiseur mature qui vous permet d’entrer vos designs avec un maximum de flexibilité. Si vous débutez dans ces langages, vous pouvez utiliser des exemples en ligne ou des modèles intégrés pour démarrer.

Le logiciel Intel Quartus Prime Pro Edition propose des modèles Verilog et VHDL des structures fréquemment utilisées. Pour plus d’informations sur l’utilisation de ces modèles, reportez-vous à la section « Utilisation des modèles HDL fournis » du manuel Intel Quartus Prime Pro Edition.

Le logiciel de conception Intel Quartus Prime est également livré avec Intel® High Level Synthesis Compiler qui synthétise une fonction C ++ en une implémentation RTL optimisée pour Intel FPGA produits.

Guides de l’utilisateur / Présentation des appareils / Fiche technique / Livre blanc

Guide de l’utilisateur des recommandations de conception : Intel Quartus édition Prime Pro

Intel High Level Synthesis Compiler Guide de démarrage

Intel High Level Synthesis Compiler Guide de l’utilisateur

Guide de l’utilisateur de Platform Designer : Intel Quartus édition Prime Pro

Guide de l’utilisateur des scripts : Intel Quartus édition Prime Pro

Livre de recettes de synthèse avancée

Intel High Level Synthesis Compiler Guide des bonnes pratiques

Intel High Level Synthesis Compiler Manuel de référence

Intel High Level Synthesis Compiler Notes de version

Livre de recettes de synthèse avancée

Application des avantages du réseau sur une architecture de puce à FPGA conception de systèmes
Tout voir Voir moins

Exemples de conception

Exemples de conception de Platform Designer

Exemple de conception de tutoriel Platform Designer Pro pour Intel Arria 10 FPGA

Exemple de conception de tutoriel Platform Designer pour Intel Arria 10 FPGA

Exemple de conception de tutoriel Platform Designer

Exemples VHDL

Exemples Verilog

Exemples de conception Intel Quartus
Tout voir Voir moins

Formation et vidéos

Utilisation du logiciel Intel Quartus Prime : Introduction

Introduction à Verilog HDL

Principes de base de Verilog HDL

Techniques de conception avancées de Verilog HDL

SystemVerilog avec le logiciel Quartus II

Notions de base sur VHDL

Introduction à Platform Designer

Platform Designer dans le logiciel Intel Quartus Prime Pro Edition

Création d’une conception système avec Platform Designer : mise en route

Utilisation de la synthèse Spectra-Q dans le logiciel Intel Quartus Prime
Tout voir Voir moins

Téléchargements de logiciels

Centre de téléchargement pour toutes les versions du logiciel Intel Quartus Prime
Tout voir Voir moins

5. Simulation et vérification

Documentation

Guides de l’utilisateur / Présentation de l’appareil / Fiche technique de l’appareil / Notes d’application
Guide de l’utilisateur de Intel® Quartus® Prime Standard Edition : simulation tierce

Guide de l’utilisateur de Intel® Quartus® Prime Pro Edition : simulation tierce

Démarrage rapide de la simulation pour l’édition ModelSim*-Intel FPGA

Guide de l’utilisateur de Avalon® Verification IP Suite

Installation et licence du logiciel Intel FPGA

Simulation du modèle a8251 avec le logiciel Visual IP

Simulation du modèle a8259 avec le logiciel Visual IP

Simulation du modèle Reed-Solomon avec le logiciel Visual IP

Simulation du modèle turbo encodeur/décodeur avec le logiciel Visual IP
AN 811 : Utilisation du BFM Avery pour la simulation PCI Express* Gen3x16 sur Intel Stratix périphériques 10

AN 720 : Simulation du bloc ASMI dans votre conception

AN 351 : Simulation de conceptions de processeurs Nios® II

AN 585 : Débogage de simulation à l’aide de testbench Ethernet triple vitesse

Simuler des périphériques Intel FPGA avec des modèles IBIS
Tout voir Voir moins
Exemples de conception
Exemple de conception de Avalon Verification IP Suite
Exemple de conception de simulation/compilation d’instance SDI II triple débit
Tout voir Voir moins

Formation et vidéos

Conception avancée de systèmes à l’aide de Qsys : vérification du système avec la console système

Conception de systèmes avancés à l’aide de Qsys : simulation des composants et des systèmes

Avalon® Verification Suite

Vérification de l’IP des interfaces mémoire dans les périphériques Intel Arria 10

Générer un banc de test avec l’outil de simulation Altera-ModelSim

Simulation du SoC HPS DDR3 Core

Comment configurer des simulations RTL dans Quartus, Qsys et des simulateurs tiers

Ping Pong PHY DDR3 Simulation
Tout voir Voir moins

Intel FPGA Wiki

Simulation de conceptions avec des systèmes Qsys de niveau inférieur

Intel Arria 10 Guide de simulation EMIF

Directives de simulation DDR4

Exemple de banc d’essai DMA de chaînage plus simple
Tout voir Voir moins

Téléchargements de logiciels

Outils de développement Intel FPGA

Logiciel Intel Quartus Prime
Tout voir Voir moins

6. Mise en œuvre et optimisation

Documentation

Guides de l’utilisateur / Présentation de l’appareil / Fiche technique de l’appareil / Notes d’application

Guide de l’utilisateur du compilateur : Intel Quartus édition Prime Pro

Guide de l’utilisateur de l’optimisation de la conception : Intel Quartus édition Prime Pro

Guide de l’utilisateur de la synthèse tierce : Intel Quartus édition Prime Pro

Guide de l’utilisateur des contraintes de conception : Intel Quartus édition Prime Pro

Guide d’utilisation de la conception basée sur des blocs : Intel Quartus Prime Pro Edition

Guide d’utilisation de la reconfiguration partielle : Intel Quartus Prime Pro Edition

DSP Builder for Intel FPGAs

AN 738 : Directives de conception des appareils Intel Arria 10
Tout voir Voir moins

Formation et vidéos

Réutilisation des blocs de conception dans le logiciel Intel Quartus Prime Pro

Compilation incrémentielle basée sur des blocs dans le logiciel Intel Quartus Prime Pro : partitionnement de conception

Compilation incrémentielle basée sur des blocs dans le logiciel Intel Quartus Prime Pro : introduction

Compilation incrémentielle basée sur des blocs dans le logiciel Intel Quartus Prime Pro : fermeture et astuces de synchronisation
Tout voir Voir moins

7. Analyse du calendrier

Documentation

Guides de l’utilisateur / Présentation de l’appareil / Fiche technique de l’appareil / Notes d’application

Présentation de l’analyse de synchronisation

Guide de l’utilisateur de l’analyseur de synchronisation : Intel Quartus édition Prime Pro

Manuel de référence des scripts Quartus II

Manuel de référence de l’API SDC et TimeQuest

Intel Quartus livre de recettes de l’analyseur Prime Timing

AN 366 : Comprendre la synchronisation de sortie des E/S pour les périphériques Intel FPGA

AN 471 : Analyse FPGA PLL hautes performances avec TimeQuest

AN 433 : Contrainte et analyse des interfaces synchrones source

AN 775 : Directives de génération d’informations de synchronisation des E/S
Tout voir Voir moins

Exemples de conception

Exemples de conception d’analyseur de synchronisation
Tout voir Voir moins

Formation et vidéos

Premiers pas avec l’analyseur de synchronisation TimeQuest
Analyse de synchronisation du logiciel Intel® Quartus® Prime Pro – Partie 1 : Analyseur de synchronisation
Analyse de synchronisation du logiciel Intel® Quartus® Prime Pro – Partie 2 : Collections SDC
Analyse de synchronisation du logiciel Intel® Quartus® Prime Pro – Partie 3 : Contraintes d’horloge
Analyse de synchronisation du logiciel Intel® Quartus® Prime Pro – Partie 4 : Interfaces d’E/S
Analyse de synchronisation du logiciel Intel® Quartus® Prime Pro – Partie 5 : Exceptions de synchronisation
Analyse du calendrier : Conférence
Analyse du calendrier : laboratoires pratiques
Intel® FPGA Clôture du calendrier : Conférence
Intel® FPGA Fermeture du calendrier : laboratoire pratique
Tout voir Voir moins

Intel FPGA Wiki

Interfaces synchrones source entre Intel FPGAs

Analyse synchrone source avec TimeQuest

Contrainte des interfaces d’entrée Edge Aligned Source Synch dans TimeQuest

Contrainte des interfaces d’entrée synchrones source alignées au centre dans TimeQuest

Guide de l’utilisateur de TimeQuest

Synchronisation DDR avec TimeQuest
Tout voir Voir moins

8. Débogage sur puce

Documentation

Guides de l’utilisateur / Présentation de l’appareil / Fiche technique de l’appareil / Notes d’application

Guide de l’utilisateur du programmeur : Intel Quartus édition Prime Pro

Analyse et débogage des conceptions avec la console système

Débogage de conception à l’aide de sources et de sondes intégrées au système

Guide de l’utilisateur des outils de débogage : Intel Quartus Prime Pro Edition

Guide de l’utilisateur du cœur IP Intel FPGA Virtual JTAG (Intel FPGA_virtual_jtag)

Analyse et débogage des conceptions avec la console système

Débogage et analyse des performances du logiciel FPGA-Adaptive

System Trace Macrocell offre des avantages majeurs pour le débogage du système SoC hautes performances

Guide de l’utilisateur du câble de téléchargement ByteBlaster II

Guide de l’utilisateur du câble de téléchargement USB Intel FPGA

Intel FPGA Download Cable II Guide de l’utilisateur

Guide de l’utilisateur du câble de communication EthernetBlaster

Prise en charge BSDL

AN 827 : Outil unifié pour générer des fichiers de programmation

AN 323 : Utilisation des analyseurs logiques embarqués SignalTap II dans les systèmes SOPC Builder, fichiers de conception

AN 446 : Débogage des systèmes Nios® II avec l’analyseur logique SignalTap II

AN 799 : Débogage rapide de conception Intel Arria 10 à l’aide de Signal Probe et recompilation rapide

AN 693 : Débogage matériel à distance sur TCP/IP pour Intel FPGA SoC

AN 541 : Guide de débogage matériel SerialLite II

AN 543 : Débogage Nios II logiciel à l’aide du débogueur Lauterbach

AN 585 : Débogage de simulation à l’aide de testbench Ethernet triple vitesse

AN 624 : Débogage avec la console système sur TCP/IP
Tout voir Voir moins

Exemples de conception

Intel Arria 10 DDR3 x40 avec kit d’outils de débogage EMIF

Exemple de conception de débogage avec la console système sur TCP/IP (SCTCCP)

Comment déboguer HPS SPI à l’aide de SignalTap II
Tout voir Voir moins

Formation et vidéos

Débogage de l’intégrité de la chaîne JTAG

Débogage sur puce de l’IP des interfaces mémoire dans les périphériques Intel Arria 10

Présentation du matériel SoC : gestion du système, débogage et périphériques à usage général

Les outils de débogage du logiciel Quartus®

Outil de débogage de chaîne JTAG

Quartus dans les sources et sondes système flux de débogage

Console U-Boot et débogage FDT

Configuration et débogage des licences flottantes Quartus

Visionneuses de netlist Quartus II : outils d’aide à l’analyse et au débogage de vos conceptions

Débogage du capteur de température Intel Arria 10

Utilisation du processeur Soft Nios® pour déboguer Intel Arria 10 interfaces de mémoire externe

Comment déboguer Intel FPGA problème de synchronisation de liaison Ethernet triple vitesse

Écoute rapide du signal avec SignalProbe dans le logiciel Intel FPGA Quartus II

Comprendre et utiliser USB Blaster et JTAG pour configurer Intel FPGAs

Exécution du préchargeur SoC avec le débogueur ARM* DS-5*

Intel FPGA bouclage de l’émetteur-récepteur avec sources et sondes dans le système

Techniques de débogage pour les systèmes bare metal basés sur Qsys et Nios
Tout voir Voir moins

Intel FPGA Wiki

Déboguer des applications

Comment déboguer HPS SPI à l’aide de SignalTap II

Cartes mères et kits de développement

Liste de contrôle du débogage du DisplayPort MegaCore

Console système

Liste de contrôle du débogage MAC Ethernet 10G à faible latence

Liste de contrôle du débogage du MegaCore SDI II

Liste de contrôle du débogage du MAC Ethernet 10 Gbit/s

Intel Arria 10 Interface graphique de débogage EMIF

Intel Arria 10 Débogage de plusieurs EMIF
Tout voir Voir moins

Téléchargements de logiciels

Logiciel de programmation Intel FPGA

Logiciel Intel FPGA Jam™ STAPL

Informations sur les pilotes de câbles et d’adaptateurs

Logiciels MAX+PLUS® II

Intel FPGA logiciels existants

Programmeur autonome Intel Quartus Prime Software

Intel FPGA Logiciel de programmation autonome

Logiciel Intel Quartus Prime
Tout voir Voir moins

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.