Cet exemple décrit une conception d’adder multiplicateur non signée 8 bits avec des ports d’E/S enregistrés dans VHDL. Les outils de synthèse détectent les conceptions multiplicateurs en code HDL et inférèrent altmult_add mégafunction.
Téléchargez les fichiers utilisés dans cet exemple :
L’utilisation de cette conception est régie par les conditions générales du contrat de licence d’Intel® Design Exampleet soumises .
Tableau 1. Liste des ports Multiply-Adder non signés
Description | du type de nom de | port |
---|---|---|
a, b, c, d | Entrée | Entrées 8 bits pour l’unité de multiplication des addeurs |
Clk | Entrée | Horloge |
aclr | Entrée | Effacement asynchrone |
Résultat | Sortie | Sortie 16 bits d’unité multiplicateur |