VHDL : compteur avec réinitialisation synchrone

author-image

Par

Cet exemple décrit un compteur 8 bits avec conception d’entrée de réinitialisation synchrone dans VHDL.

Figure 1. Réinitialiser le schéma de haut niveau avec synchrone.

Tableau 1. Compteur avec liste de ports de réinitialisation Synchronous

Description du type de nom de port
Clk Entrée Entrée d’horloge
Réinitialiser Entrée Réinitialisation synchrone
Activer Entrée Nombre activé
q[7:0] Sortie Sortie du compteur 8 bits
Tout voir Voir moins

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.